资源列表
[VHDL编程] vhdlvlogcompared
说明:VHDL与Verilog的比较-VHDL and Verilog comparison<谢帆> 在 2025-03-11 上传 | 大小:39kb | 下载:0
[VHDL编程] hjs Verilog
说明:是verilog例子。初级适用。包括了简单的例子。-example. The initial application. Including a simple example.<黄先生> 在 2025-03-11 上传 | 大小:39kb | 下载:0
[VHDL编程] CPLD_raoma
说明:基于CPLD的扰码与解扰码器的设计,扰码用M序列实现,m序列级数和频率可选-CPLD based on the scrambling code and Descrambling codec design, scrambling code sequence with M realize, m sequence of series and frequency optional<梁奔山> 在 2025-03-11 上传 | 大小:39kb | 下载:0
[VHDL编程] VHDLjindianshili
说明:37个经典的VHDL程序。有比较器、七段译码器、状态机等。-37 classic VHDL procedures. Have comparators, Seven-Segment decoder, such as state machines.<kcamellia> 在 2025-03-11 上传 | 大小:39kb | 下载:0
[VHDL编程] FPGA-frequency
说明:本设计基于FPGA设计等精度频率计,并采用NIOS II控制液晶显示器显示测量频率。-The design is based on FPGA design precision frequency meter, and using NIOS II controlled LCD display shows the measured frequency.<lucy> 在 2025-03-11 上传 | 大小:39kb | 下载:0
[VHDL编程] Free State of Jones 2016-1401966-subdown
说明:state jones sub nevis in verilog<tavakoli1374 > 在 2025-03-11 上传 | 大小:38kb | 下载:0
[VHDL编程] Assignment-1.3.tar
说明:verilog codes for different basic digital circuits elements<guy03> 在 2025-03-11 上传 | 大小:38kb | 下载:0
[VHDL编程] mips-cpu-master
说明:CPU设计,已通过模拟,有需要的自行下载吧(CPU design has been simulated)<sak1tam> 在 2025-03-11 上传 | 大小:38kb | 下载:0