资源列表

« 1 2 ... .46 .47 .48 .49 .50 151.52 .53 .54 .55 .56 ... 4311 »

[VHDL编程Xilinx ISE14_7破解文件和步骤已测可用

说明:对于xinlinx ise的破解文件和步骤说明,亲测可用(here is a package of xilinx ise which could use to break the boundaries)
<shows > 在 2024-11-15 上传 | 大小:5kb | 下载:0

[VHDL编程Comprehensive_FM_IP

说明:在vivado平台上的用verilog语言编写的FM直接调制程序(On vivado platform of FM modulation directly program written in verilog language)
<wuyuyanglei > 在 2024-11-15 上传 | 大小:79.23mb | 下载:0

[VHDL编程Kisi Kisi -20171008

说明:It is a long established fact that a reader will be distracted by the readable content of a page when looking at its layout. The point of using Lorem Ipsum is that it has a more-or-less normal distribution of letters, as
<nana12341234 > 在 2024-11-15 上传 | 大小:52kb | 下载:0

[VHDL编程20091104164816932

说明:资料(document)
<Jason Lou > 在 2024-11-15 上传 | 大小:217kb | 下载:0

[VHDL编程pipeline_adder

说明:用于快速计算32位加法,共分5级锁存器,4个8位加法器(pipeline_adder it helps you to add 32 bits swiftly if you need more information,may call me by the website account,it's really helpful)
<Joker13213 > 在 2024-11-15 上传 | 大小:78kb | 下载:0

[VHDL编程uwghb

说明:FIG simulation speed, distance, amplitude three-dimensional image, Use of natural gradient algorithm, Suppressed carrier type differential phase modulation.
<lingsaijanyou > 在 2024-11-15 上传 | 大小:146kb | 下载:0

[VHDL编程mux_2to1_4to1_8to1

说明:design verilog hdl for mux 2to1, mux4to1, mux8to1
<14520950 > 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程Zedboard_Camera_PCB

说明:camera and zedboard, vga
<14520950 > 在 2024-11-15 上传 | 大小:77kb | 下载:0

[VHDL编程pg007_srio_gen2

说明:FPGA手册,xilinx 的srio官方手册,仔细阅读(FPGA manual, Xilinx sRIO official manual, read carefully)
<ck1993 > 在 2024-11-15 上传 | 大小:2.67mb | 下载:0

[VHDL编程pingjie1

说明:基于fpga的pi/4dqpsk 调制,用Verilog语言编写(Pi/4dqpsk modulation based on FPGA, written in Verilog language)
<maerzaizai > 在 2024-11-15 上传 | 大小:2.89mb | 下载:0

[VHDL编程encode_cell

说明:ISE14.7平台,实现verilog的8b10b编解码。(verilog in ise for 8b10b decode and incode)
<落叶无情1992 > 在 2024-11-15 上传 | 大小:1.15mb | 下载:0

[VHDL编程ahb

说明:verilog实现AHB总线上的主从控制,在fpga上验证通过(Verilog realizes master slave control on AHB bus and verifies it on FPGA)
<落叶无情1992 > 在 2024-11-15 上传 | 大小:36kb | 下载:0
« 1 2 ... .46 .47 .48 .49 .50 151.52 .53 .54 .55 .56 ... 4311 »

源码中国 www.ymcn.org