[VHDL编程] pseudo_random

说明：基于vivado Verilog的伪随机数发生器，采用LFSR算法，并对其进行了升级，使用反馈级联的思想，从最大周期为2^n提升为原来的3-5倍(Based on vivado Verilog pseudo random number generator, using LFSR algorithm, and upgrade it, using the idea of feedback cascade, from the maximum
<9901tzh > 在 2025-01-10 上传 | 大小：1.8mb | 下载：0

[VHDL编程] systemc-2.2.0

说明：System C 2.2.0 developers file
<alexandr210186 > 在 2025-01-10 上传 | 大小：11.57mb | 下载：0

[VHDL编程] 新建 WinRAR ZIP 压缩文件

说明：实现跨时钟域数据传输的异步fifo，和i2c总线控制器。(Asynchronous FIFO and I2C bus controller for cross clock domain data transmission.)
<打好额速度 > 在 2025-01-10 上传 | 大小：290kb | 下载：0

[VHDL编程] 5.c

说明：; for 16-bit app support [386Enh] woafont=dosapp.fon EGA80WOA.FON=EGA80WOA.FON EGA40WOA.FON=EGA40WOA.FON CGA80WOA.FON=CGA80WOA.FON CGA40WOA.FON=CGA40WOA.FON
<fov120 > 在 2025-01-10 上传 | 大小：2kb | 下载：0

[VHDL编程] uart

说明：用Verilog实现FPGA的uart的串行通信功能，并附有testbench(The serial communication function of FPGA of UART is realized with Verilog, and Testbench is attached)
<怪了个乖 > 在 2025-01-10 上传 | 大小：301kb | 下载：0

[VHDL编程] CPU_16bit

说明：一个五段流水的16位cpu vhdl源码，可综合也可仿真(A five section of the 16 bit CPU VHDL source code, can be integrated can also be simulated)
<sunrihui > 在 2025-01-10 上传 | 大小：3.25mb | 下载：0

[VHDL编程] lattice_usb_ft2232_cable_sch

说明：Lattice USB FT2232 JTAG Programming Cable Schematic
<kaos_engr > 在 2025-01-10 上传 | 大小：237kb | 下载：0

[VHDL编程] Double_Pulse_Test

说明：利用VHDL语言描述出一个双脉冲，可任意设置两脉冲长和中间时间间隔。(A double pulse is described in VHDL language, and the two pulse length and the intermediate time interval can be arbitrarily set.)
<张子铭 > 在 2025-01-10 上传 | 大小：7.93mb | 下载：0

[VHDL编程] lcd

说明：copy of hello word on FPGA
<kentucky > 在 2025-01-10 上传 | 大小：186kb | 下载：0

[VHDL编程] cic3s32

说明：3阶cic滤波器，16位输出，32倍降采样处理(The 3 order CIC filter, 16 bit output, 32 fold down sampling processing)
<today_ztt > 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] sincos

说明：实现正余弦函数Verilog语言的生成...............(sine wave generator by using verilog)
<zhangchaoruo > 在 2025-01-10 上传 | 大小：756kb | 下载：0

[VHDL编程] avs_aes_latest

说明：This is source code for something very important that is AVS AES standard hardware code for implementation both ASIC and FPGA
<rajban > 在 2025-01-10 上传 | 大小：1.29mb | 下载：0