资源列表

« 1 2 ... .39 .40 .41 .42 .43 144.45 .46 .47 .48 .49 ... 4311 »

[VHDL编程10_rom_test

说明:rom ip核的配置,以及测试文件,适合初学者使用。(ROM IP core configuration, as well as test files, suitable for beginners to use.)
<声声不洗 > 在 2025-01-10 上传 | 大小:4.04mb | 下载:0

[VHDL编程EGO1快速上手指南v1224

说明:EGO1快速上手指南,适用于新手进行学习(EGO1 Quick Start Guide)
<杨云霄 > 在 2025-01-10 上传 | 大小:2.91mb | 下载:0

[VHDL编程Vedic_Vhdl

说明:implementation of vedic mulitplier on nexys3 fpga board
<Naveen448 > 在 2025-01-10 上传 | 大小:602kb | 下载:0

[VHDL编程help_lib

说明:1.JESD204B协议 2.Xilinx的JESD204B phy 核手册 3.Xilinx的JESD204B rx_tx 核手册7.1 4.Xilinx的JESD204B rx_tx 核手册7.2 5.verilog实现串口发送(1.JESD204B protocol 2.Xilinx JESD204B PHY core manual 3.Xilinx JESD204B rx_tx core manual 7.1 4.
<Nanke42 > 在 2025-01-10 上传 | 大小:6.69mb | 下载:1

[VHDL编程adc

说明:使用verilog 硬件描述语言编写的ad采样模块,希望对大家有用。(Using Verilog hardware descr iption language written in AD sampling module, I hope useful for everyone)
<ET@AF > 在 2025-01-10 上传 | 大小:6.47mb | 下载:0

[VHDL编程Verilog_Ip_PLL

说明:使用verilog 硬件描述语言编写的PLL调用程序,希望对大家有帮助!(Using Verilog hardware descr iption language written in the PLL call program, I hope to help you!)
<ET@AF > 在 2025-01-10 上传 | 大小:6.08mb | 下载:0

[VHDL编程A4_Key1

说明:使用verilog 硬件描述语言编写的按键电路模块,希望对大家有帮助!(Using Verilog hardware descr iption language to write the key circuit module, I hope to help you!)
<ET@AF > 在 2025-01-10 上传 | 大小:2.85mb | 下载:0

[VHDL编程A4_Beep

说明:使用verilog 硬件描述语言编写的蜂鸣器电路模块,希望对大家有帮助!(Using Verilog hardware descr iption language to write the key circuit module, I hope to help you!)
<ET@AF > 在 2025-01-10 上传 | 大小:3.11mb | 下载:0

[VHDL编程project_ALU

说明:4-bit ALU for adding and subtracting 4 bit numbers. It displays the output on the sevensegment display
<freaktopus > 在 2025-01-10 上传 | 大小:600kb | 下载:0

[VHDL编程add_1p

说明:用于FPGA的加法器实现程序,采用Verilog语言编写(Adder implementation program for FPGA)
<cxtisme > 在 2025-01-10 上传 | 大小:1kb | 下载:0

[VHDL编程add_2p

说明:用于FPGA的加法器实现程序,采用Verilog语言编写,使用了两级流水线方法(Adder implementation program for FPGA)
<cxtisme > 在 2025-01-10 上传 | 大小:1kb | 下载:0

[VHDL编程add_3p

说明:用于FPGA的加法器实现程序,采用Verilog语言编写,使用三级流水线方法(Adder implementation program for FPGA)
<cxtisme > 在 2025-01-10 上传 | 大小:1kb | 下载:0
« 1 2 ... .39 .40 .41 .42 .43 144.45 .46 .47 .48 .49 ... 4311 »

源码中国 www.ymcn.org