资源列表

« 1 2 ... .94 .95 .96 .97 .98 1399.00 .01 .02 .03 .04 ... 4311 »

[VHDL编程IP

说明:ALTERAL的stratix4的IP核的使用讲解PPT,便于理解Stratix的IP核调用-The IP core stratix4 ALTERAL the use to explain the PPT, to facilitate the understanding the Stratix of IP core call
<lee> 在 2025-03-01 上传 | 大小:7.74mb | 下载:0

[VHDL编程5SGSD5H3F35C4

说明:ALTERAL的Stratix5GS系列芯片的电路图、管脚分配、性能手册,方便配置芯片和使用资源-The schematic of ALTERAL the series of Stratix5GS chip, pin allocation, performance manuals, convenient configuration chip and use of resources
<lee> 在 2025-03-01 上传 | 大小:6.6mb | 下载:0

[VHDL编程vhdl

说明:implementation of VHDL source codes for different projects
<raj> 在 2025-03-01 上传 | 大小:4kb | 下载:0

[VHDL编程DE2_LTM_TEST

说明:友晶公司DE2开发板的7寸触摸屏的测试源代码-The DE2 board Terasic 7-inch touch screen test source code
<天涯> 在 2025-03-01 上传 | 大小:147kb | 下载:0

[VHDL编程jiaotongdeng

说明:本代码是基于DE2开发板做的实验,使用的编程软件是Quartus II 9.0。它实现的功能是十字路口的交通灯控制,并且在红灯转为绿灯时有1S延迟。-This code is based DE2 development board to do the experiment, the Quartus II 9.0 programming software. It implements the functionality is the cr
<天涯> 在 2025-03-01 上传 | 大小:243kb | 下载:0

[VHDL编程cnt10

说明:输入 50MHz的时钟信号,输出5MHz的信号-Input 50MHz clock signal, and outputs the signal of 5 MHz
<刘勇> 在 2025-03-01 上传 | 大小:248kb | 下载:0

[VHDL编程plj4

说明:频率计,输入信号的频率最大不能超过9999Hz-Frequency meter, the input signal frequency maximum can not exceed 9999Hz
<刘勇> 在 2025-03-01 上传 | 大小:659kb | 下载:0

[VHDL编程Solar-Heater

说明:数字系统课程设计,基于VHDL的太阳能热水器智能控制系统,AD转换及接口部分需根据实际情况进行调整,代码内有标注。 功能: 可以即时获取水箱里的温度和水位; 可以通过控制系统,智能控制水箱里水的加热,以及保温; 当水箱水位很低时,可以智能加水,保证白天水箱的安全。 指标: 控制系统采用数码管以及二极管为显示界面。 其中数码管用于显示当前水箱温度、预设温度以及设置中的操作界面; 2个
<Wang> 在 2025-03-01 上传 | 大小:397kb | 下载:0

[VHDL编程booth_mul

说明:流水式BOOTH乘法器,包含整个工程文件,用Quartus9编写打开。为8bit乘以8bit乘法器-Flow BOOTH multiplier, contains the entire project file, open with Quartus9 written. Multiplied for 8bit 8bit multiplier
<郭里> 在 2025-03-01 上传 | 大小:185kb | 下载:0

[VHDL编程fpq

说明:分频器源码 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY fpq IS PORT(clk:IN STD_LOGIC clk_out:OUT STD_LOGIC) END fpq ARCHITECTURE hh OF fpq IS CONSTANT m : INTEGER:= 5 SIGNAL tmp:STD_LOGIC B
<He> 在 2025-03-01 上传 | 大小:274kb | 下载:0

[VHDL编程VHDL8259_relize

说明:一个使用vhdl语言实现中断控制器8259a的例子,注释很详细,经过quartus2验证成功-An example interrupt controller 8259a vhdl language, very detailed notes, after quartus2 verify success
<沈宙> 在 2025-03-01 上传 | 大小:1.36mb | 下载:0

[VHDL编程NIOSII

说明:Nios2 多核心設計教學,大家參考-Nios2 multi-core design teaching, reference look
<陳彥丞> 在 2025-03-01 上传 | 大小:763kb | 下载:0
« 1 2 ... .94 .95 .96 .97 .98 1399.00 .01 .02 .03 .04 ... 4311 »

源码中国 www.ymcn.org