资源列表

« 1 2 ... .85 .86 .87 .88 .89 1390.91 .92 .93 .94 .95 ... 4311 »

[VHDL编程Pseudo-random

说明:伪随机序列FPGA应用设计代码 Pseudo-random sequence-Pseudo-random sequence of application design
<林伟> 在 2025-03-01 上传 | 大小:1kb | 下载:0

[VHDL编程12_lcd12864

说明:和上面上传的资料一样,这次上传的是12864的显示代码,也是用fpga实现的,当然也是绝对正确的代码-And upload the above information, this time to upload the display code is 12864, is also using fpga, of course, absolutely right code
<王坤> 在 2025-03-01 上传 | 大小:850kb | 下载:0

[VHDL编程Multiplier

说明:一个乘法器的FPGA设计代码 Multiplier-fpga Multiplier
<林伟> 在 2025-03-01 上传 | 大小:2kb | 下载:0

[VHDL编程Divider

说明:一个除法器的FPGA代码设计 Divider-fpga Divider
<林伟> 在 2025-03-01 上传 | 大小:2kb | 下载:0

[VHDL编程Adder

说明:一个加法器的FpGA设计代码 fpga adder-fpga adder
<林伟> 在 2025-03-01 上传 | 大小:1kb | 下载:0

[VHDL编程15_tlc5620dac

说明:这是芯片tlc5420数字模拟信号传换实验,实验是用verilog语言写的,希望对大家有用-This is the pass the chip tlc5420 digital-to-analog signal change experiment, experiment verilog language written in the hope that useful. . .
<王坤> 在 2025-03-01 上传 | 大小:636kb | 下载:0

[VHDL编程13_vga256

说明:这是fpga vga显示实验,实验是用verilog语言写的,经过,能够显示,希望对大家有用-Fpga vga experiments is written with verilog language is proven to be able to display the hope that useful. . .
<王坤> 在 2025-03-01 上传 | 大小:718kb | 下载:0

[VHDL编程sram_test

说明:SRAM read/write example
<ekim616> 在 2025-03-01 上传 | 大小:2kb | 下载:0

[VHDL编程main_i2c

说明:the complete i2c core written in vhdl and tested on sparten 6 fpga
<shahzad> 在 2025-03-01 上传 | 大小:1.6mb | 下载:0

[VHDL编程Digital-clock-design

说明:用VHDL语言设计数字钟.实现以下功能:正常走表,时间设置,闹钟设置,整点报时,闹钟提醒。-Digital clock using VHDL language . Achieve the following functions: normal walking table, time settings, alarm settings, the whole point timekeeping, alarm.
<xiaoyu> 在 2025-03-01 上传 | 大小:9kb | 下载:0

[VHDL编程parity_chk_32

说明:这是一个32位的奇偶校验程序,VHDL代码,可用于FPGA.-32 bit parity check
<周君> 在 2025-03-01 上传 | 大小:1kb | 下载:0

[VHDL编程parity_chk_32-

说明:这是一个用在FPGA上的, VHDL源码, 32位奇偶校验程序.-32 bit parity check
<周君> 在 2025-03-01 上传 | 大小:1kb | 下载:0
« 1 2 ... .85 .86 .87 .88 .89 1390.91 .92 .93 .94 .95 ... 4311 »

源码中国 www.ymcn.org