资源列表

« 1 2 ... .32 .33 .34 .35 .36 137.38 .39 .40 .41 .42 ... 4311 »

[VHDL编程eetop.cn_i2c_slave

说明:verilog 编写的i2c代码,很好,很清晰(i2c coding wrote by verilog)
<jackey527 > 在 2025-01-09 上传 | 大小:290kb | 下载:0

[VHDL编程eetop.cn_uart 源码 (Verilog)

说明:Verilog编写的UART通信模块,比较清晰(UART model wrote by Verilog)
<jackey527 > 在 2025-01-09 上传 | 大小:9kb | 下载:0

[VHDL编程eetop.cn_fifouart_latest.tar

说明:用Verilog编写的带FOFI的UART model,比较好(FOFIUART model wrote by Verilog coding)
<jackey527 > 在 2025-01-09 上传 | 大小:171kb | 下载:0

[VHDL编程VGA_scan

说明:FPGA驱动VGA的扫描程序,输出五条方条,基于ED2.(FPGA drive VGA scanning program, output five square bar)
<最讨厌取名字 > 在 2025-01-09 上传 | 大小:123kb | 下载:0

[VHDL编程NoCRouter-master

说明:基于2d mesh 拓扑结构的片上系统实现。有需要的可以看一下。(Implementation of on chip system based on 2D mesh topology. You can see it if you need it)
<sheriaty > 在 2025-01-09 上传 | 大小:462kb | 下载:0

[VHDL编程Chpt04 Example Files

说明:testbook for vhdl coding
<joce > 在 2025-01-09 上传 | 大小:243kb | 下载:0

[VHDL编程GCD calculator

说明:gcd calculator is a module that if two parameter has egual value ...
<allia > 在 2025-01-09 上传 | 大小:3kb | 下载:0

[VHDL编程clok count and reset

说明:counting0 amount of pulses with reset
<allia > 在 2025-01-09 上传 | 大小:3kb | 下载:0

[VHDL编程328 ROM module

说明:32 byte ro0n moudule implementation in vhdl code
<allia > 在 2025-01-09 上传 | 大小:2kb | 下载:0

[VHDL编程a simple 4_4 RAM module

说明:a simple 4*4 RAM module implementing in vhdl
<allia > 在 2025-01-09 上传 | 大小:2kb | 下载:0

[VHDL编程simple FSM0

说明:simple implemenation of FSM in VHDL
<allia > 在 2025-01-09 上传 | 大小:3kb | 下载:0

[VHDL编程ALU_4bit

说明:4-bit ALU in verilog
<khang7 > 在 2025-01-09 上传 | 大小:447kb | 下载:0
« 1 2 ... .32 .33 .34 .35 .36 137.38 .39 .40 .41 .42 ... 4311 »

源码中国 www.ymcn.org