[VHDL编程] code

说明：32位全加器 使用verilog写的硬件描述语言，xilinx芯片上运行过-32bits full adder
<许阳> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：32bits流水线加法器，verilog语言的，xilinx公司芯片上运行通过-The 32bits pipelined adder verilog language, xilinx chip run through
<许阳> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] daima

说明：32bits进位选择加法器，verilog语言的，xilinx公司芯片上运行通过-The 32bits carry select adder verilog language, xilinx chip run through
<许阳> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] daima

说明：32bits提前进位加法器，verilog语言的，xilinx公司芯片上运行通过-The 32bits advance carry adder verilog language, xilinx chip run through
<许阳> 在 2025-02-24 上传 | 大小：43kb | 下载：0

[VHDL编程] code

说明：32bits补码加法器，verilog语言的，xilinx公司芯片上运行通过-The 32bits complement adder verilog language, xilinx chip run through
<许阳> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Matrix_Keyboard

说明：Verilog编写的4x4矩阵键盘扫描代码，可用QurtursII直接打开工程。具体实现的功能为按下按键，数码管可相应显示0、1、...E、F-Verilog prepared 4x4 matrix keyboard scan code and it s directly available in QurtursII . The concrete realization of the function: key is pressed,
<wicoboy> 在 2025-02-24 上传 | 大小：253kb | 下载：0

[VHDL编程] Pll_prj

说明：FPGA中PLL模块的测试代码，代码通过例化一个PLL将25MHz系统时钟倍频到50MHz，然后通过两个不同频率时钟控制两个LED灯闪烁，通过闪烁频率可用观察PLL倍频效果-The FPGA PLL module test code, the code by instantiating a PLL to 25MHz system clock frequency doubling to 50MHz, and then by two dif
<wicoboy> 在 2025-02-24 上传 | 大小：142kb | 下载：0

[VHDL编程] sick_room_call

说明：数字电路课程设计题目：病房呼叫系统的FPGA实现。实现了题目要求：支持呼叫记忆功能，有呼叫优先级，护士值班室可给予病房呼叫响应信号。-Digital Circuit Design Title: FPGA implementation of the ward call system. The subject of the request: support call memory function, call priority, nurse
<wicoboy> 在 2025-02-24 上传 | 大小：485kb | 下载：0

[VHDL编程] SinPout

说明：FPGA设计中涉及到的速度与面积互换技巧，本工程的代码用Verilog编写，实现功能串行输入并行输出-It comes to speed and area interchangeable FPGA design skills, the project code written in Verilog function serial input parallel output
<wicoboy> 在 2025-02-24 上传 | 大小：232kb | 下载：0

[VHDL编程] Snatch

说明：数字电路课程设计题目：抢答器。实现功能：主持人按下开始后才能抢答，否则犯规；一旦有人抢答，其它选手的抢答即被屏蔽；根据回答结果可进行得分加减并可显示到数码管上。-Digital Circuit Design Title: Responder. Function: Moderator press after the start of Responder, or foul once someone answer in other play
<wicoboy> 在 2025-02-24 上传 | 大小：1.09mb | 下载：0

[VHDL编程] Traffic_Light

说明：FPGA模拟实现的交通灯控制系统，语言为Verilog，环境为QurtursII，默认情况下按预先设定的时间进行倒计时，支持人工控制模式让某一方向信号灯常亮。信号灯采用LED代替-The FPGA simulation realization of traffic light control system, language, Verilog, environment QurtursII, default preset time cou
<wicoboy> 在 2025-02-24 上传 | 大小：610kb | 下载：0

[VHDL编程] 100vhdl

说明：经典的FPGA例子,适合于初学者使用，包含大量的实例。- classic examples of FPGA
<wangxin> 在 2025-02-24 上传 | 大小：304kb | 下载：0