[VHDL编程] ram_led

说明：文件包括分频、计数、伪双口ram读些和数码管显示，将50MHz的时钟分频为1Hz并计数，然后将结果存储在RAM中，然后读取计数结果并显示。-File divider, counting, pseudo-dual port ram read digital display, 50MHz clock frequency of 1Hz and count, then the result is stored in RAM, and then
<jiazhaorong> 在 2025-02-23 上传 | 大小：3.44mb | 下载：0

[VHDL编程] Decade-Counter

说明：decade counter with two input and count out outputs
<sreedharan> 在 2025-02-23 上传 | 大小：1kb | 下载：0

[VHDL编程] fwwallace

说明：wallace tree multiplier in verrilog
<arvind> 在 2025-02-23 上传 | 大小：160kb | 下载：0

[VHDL编程] mux-top-module

说明：Vhdl implementation of Mux module using and gate or gate and with testbench
<Abhijeet> 在 2025-02-23 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO-and-CAM

说明：verilog code for gray counter,synchronous and asynchronous fifo
<Abhijeet> 在 2025-02-23 上传 | 大小：25kb | 下载：0

[VHDL编程] lfsr-counter

说明：descr iption for LFSR counter
<Abhijeet> 在 2025-02-23 上传 | 大小：18kb | 下载：0

[VHDL编程] memories-dual-port

说明：descr iption for memory dual port
<Abhijeet> 在 2025-02-23 上传 | 大小：20kb | 下载：0

[VHDL编程] encoder-8b10b

说明：可以实现8b10b编码，verilog源程序，经过测试-8b10b Encoder
<华香凝> 在 2025-02-23 上传 | 大小：2kb | 下载：0

[VHDL编程] decoder-8b10b

说明：可实现8b10b解码的verilog程序，经过测试-8b10b decoder，verilog
<华香凝> 在 2025-02-23 上传 | 大小：2kb | 下载：0

[VHDL编程] sourcefiles-for-chip-scope-(serial-type-IDEA)

说明：this code is for IDEA(international data encryption algorithm)
<Surender kumar> 在 2025-02-23 上传 | 大小：87kb | 下载：0

[VHDL编程] zedboard

说明：关于xilinx最新出来的开发板zedboard的一些资料-Information about the xilinx Latest the development board zedboard out some
<章晶> 在 2025-02-23 上传 | 大小：9.18mb | 下载：0

[VHDL编程] another

说明：这是一个用数码管显示的verilog语言描述的数字秒表，且引脚已经分配完毕，基于DE2，可直接下载到板子上使用-This is a digital stopwatch with digital display verilog language described, and the pins have been fully allocated, based DE2, can be directly downloaded to the bo
<小草帽> 在 2025-02-23 上传 | 大小：920kb | 下载：0