[VHDL编程] 7_decoder

说明：VHDL编写！数据选择器大全！ 包括： mux2to1.vhd 二选一电路 mux2_1.vhd 二选一电路 mux2_1.bdf 二选一电路 mux3to1.vhd 三选一电路 mux3to1_1.vhd 三选一电路 mux4to1.vhd 四选一电路 -VHDL write! Data selector Daquan! Including: mux2to1.vhd two choose a circu
<linnvel> 在 2025-05-01 上传 | 大小：2kb | 下载：0

[VHDL编程] Clock_Dividers_Made_Easy

说明：用verilog实现任意分频 包含可综合和不可综合代码-Arbitrary frequency with verilog contain comprehensive and non-integrated code
<alins> 在 2025-05-01 上传 | 大小：93kb | 下载：0

[VHDL编程] nand_flash_ctl

说明：FPGA flash 控制读写程序 与mcu相连-FPGA flash control is connected to read and write procedures and mcu
<jiang> 在 2025-05-01 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGA_NAND_FLASH

说明：基于FPGA的NAND FLASH控制器-FPGA-based NAND FLASH controllers
<jiang> 在 2025-05-01 上传 | 大小：91kb | 下载：0

[VHDL编程] yinpinshuju

说明：fpga 音频文件 采集 处理 分析 代码-fpga audio file collection and processing of
<jiang> 在 2025-05-01 上传 | 大小：69kb | 下载：0

[VHDL编程] pinlvji

说明：用vhdl语言写的频率计，可以实现1khz到1Mhz，当低于1Khz时可实现测周期单位为ms，测量精度达到99 ，用数码管动态显示-Vhdl language written with the frequency meter can be achieved 1khz to 1Mhz, when less than 1Khz cycle when unit for detecting ms, 99 accuracy, dynamic d
<李彦松> 在 2025-05-01 上传 | 大小：4kb | 下载：0

[VHDL编程] xapp944_source

说明：主要用来实现FPGA控制nand flash存储器的读写控制，是公司网站提供-FPGA is mainly used to achieve control of read and write nand flash memory control, is the company website
<lijin> 在 2025-05-01 上传 | 大小：1.09mb | 下载：0

[VHDL编程] VerilogHDL

说明：经典VerilogHDL语言例子48例,很好的学习verilog程序-VerilogHDL language classic example of 48 cases, good learning verilog program
<李东> 在 2025-05-01 上传 | 大小：92kb | 下载：0

[VHDL编程] Fusion

说明：周立功fusion startkit 开发板说明书，对初学FPGA的人有很大帮助，入门级首选-ZLG fusion startkit development board manual, for beginners who are very helpful FPGA, entry-level choice
<zhangyujun> 在 2025-05-01 上传 | 大小：6.16mb | 下载：0

[VHDL编程] MPSKVHDL

说明：MPSK调制与解调VHDL程序与仿真,内有详细说明及程序，仿真结果。-MPSK modulation and demodulation procedures and VHDL simulation, with detailed instructions and procedures, the simulation results.
<李东> 在 2025-05-01 上传 | 大小：78kb | 下载：0

[VHDL编程] MEDIAN.v

说明：fpga 的 median的verilog实现-median of verilog implementation
<xyz> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] ps

说明：VHDL语言编写的串并转换模块的源代码,用来将并行输入数据转换为串行数据输出-code for the transform of ps
<李明> 在 2025-05-01 上传 | 大小：1kb | 下载：0