[VHDL编程] 24LCD12864

说明：26 FPGA-LCD12864液晶屏显示程序，26 FPGA-LCD12864液晶屏显示程序-26 FPGA-LCD 12864 LCD display program, LCD display program 26 FPGA-LCD 12864
<yaohuafu> 在 2025-05-01 上传 | 大小：95kb | 下载：0

[VHDL编程] 2keyLED

说明：2 FPGA按钮控制LED灯显示程序，2 FPGA按钮控制LED灯显示程序-2 FPGA button to control the LED lights display program FPGA button control LED lights display program
<yaohuafu> 在 2025-05-01 上传 | 大小：160kb | 下载：0

[VHDL编程] 30IIC

说明：30 FPGA通过接口IIC通讯，30 FPGA通过接口IIC通讯-30 FPGA through the interface IIC Communications, 30 FPGA through the interface IIC communication
<yaohuafu> 在 2025-05-01 上传 | 大小：688kb | 下载：0

[VHDL编程] FPGA_website

说明：FPGA开发相关的国内外经典网站，有许多值得参考的设计和开源的IP核-FPGA development at home and abroad classic website, there is much reference design and open source IP core
<诗律> 在 2025-05-01 上传 | 大小：18kb | 下载：0

[VHDL编程] FIR

说明：fir数字滤波器，VHDL语言编程，先通过MATLAB计算得到参数。-fir digital filter VHDL language programming, first obtained by MATLAB calculated parameters.
<jinhong> 在 2025-05-01 上传 | 大小：924kb | 下载：0

[VHDL编程] dingshijishu.vhd

说明：基于VHDL语言环境的定时计数程序，可进行简单的定时计数，供大家改进开发。-Simple timer count timer count program based on the VHDL language environment for improved development.
<宋喜望> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] DDC_FPGA

说明：基于FPGA的数字下变频器（DDC）的设计,将采样得到的高速率信号变成低速率基带信号，以便进行下一步的信号处理。由NCO、数字混频器、低通滤波器和抽取滤波器四个模块组成。采用自编的加法树乘法器，提高乘法运算效率。-Design based on FPGA digital downconverter (DDC), the high-speed signal will be sampled baseband signal into a lo
<shengxx> 在 2025-05-01 上传 | 大小：51kb | 下载：0

[VHDL编程] CDMA_DECODING

说明：CDMA encoding using VHDL
<muruga> 在 2025-05-01 上传 | 大小：10kb | 下载：0

[VHDL编程] cc

说明：基于FPGA的串口发送和接收程序，调试通过。-FPGA-based serial port to send and receive procedures.
<LINKY> 在 2025-05-01 上传 | 大小：630kb | 下载：0

[VHDL编程] rxd

说明：用verilog实现的串口接收程序，仿真通过-Verilog implementation receiver program, through simulation
<hr> 在 2025-05-01 上传 | 大小：327kb | 下载：0

[VHDL编程] txd

说明：用verilog实现的串口发送程序，和之前的发送程序可以一起使用，仿真通过-Verilog achieve serial transmission program, and before sending program can be used in conjunction with simulation through
<hr> 在 2025-05-01 上传 | 大小：302kb | 下载：0

[VHDL编程] FIFO

说明：用verilog做的FIFO程序，仿真通过-FIFO procedures to do with verilog simulation by
<hr> 在 2025-05-01 上传 | 大小：504kb | 下载：0