资源列表
[VHDL编程] Four-Responder
说明：(1)设计用于竞赛抢答的四人抢答器； .有多路抢答，抢答台数为4； .具有抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，并报警； .能显示超前抢答台号并显示犯规警报； (2) 系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声想起，直至该路按键松开，显示牌显示该路抢答台号； -(1) is designed to answer in the four competit<薛静> 在 2025-02-23 上传 | 大小：9kb | 下载：0
[VHDL编程] sale-machine-
说明：一个FPGA的自动售货机程序，状态机部分很详细，值得参考-A vending machine program the FPGA, the state machine part of the very detailed and valuable reference<边辰> 在 2025-02-23 上传 | 大小：9kb | 下载：0
[VHDL编程] module-Temperature
说明：DS18B20引脚功能 GND地，DQ数据总线，VDD电源电压 18B20共有三种形式的存储器资源，它们分别是： ROM 只读存储器，用于存放DS18B20ID编码，其前八位是单线系列编码，后面48位是芯片唯一的序列号，最后8位是以上56位的CRC码。DS18B20共64位ROM RAM 数据暂存器，数据掉电后丢失，共9个字节，每个字节8位，第1、2个字节是温度转换后的数据值信息，EEPROM 非易失性记忆体，<袁亚楠> 在 2025-02-23 上传 | 大小：9kb | 下载：0
[VHDL编程] ethernetframe
说明：实现ethernet帧的解析，读入一个文件，将文件中的帧逐个解析并输出，进行CRC校验-Ethernet fr a me to achieve the resolution, read a file, the file-by-fr a me analysis and output, the CRC check<smallstar> 在 2025-02-23 上传 | 大小：9kb | 下载：0
[VHDL编程] Sine-Waves
说明：hi this an verilog codes-hi this is an verilog codes<praha> 在 2025-02-23 上传 | 大小：9kb | 下载：0
[VHDL编程] jiaotongdeng
说明：交通灯，实现的功能：L0.0 主路红灯 L0.1 主路黄灯 L0.2 主路绿灯 L1.0 支路红灯 L1.1 支路黄灯 L1.2 支路绿灯-Traffic lights, functions: L0.0 main road red L0.1 main road yellow L0.2 main road green L1.0 slip red L1.1 slip yellow L1.2 green bra<雷莲波> 在 2025-02-23 上传 | 大小：9kb | 下载：0
[VHDL编程] 61i_async_fifo_v5_1_vhdl
说明：VHDL Code for FIFO+coregen v5.0<rocky> 在 2025-02-23 上传 | 大小：9kb | 下载：0
[VHDL编程] 61i_dp_distram_v6_0_vhdl
说明：DISTRAM IN VHDL+ ISE Xilinx<rocky> 在 2025-02-23 上传 | 大小：9kb | 下载：0
[VHDL编程] uart_verilog
说明：用verilog语言编写的UART通信，经过调试可用。-edited in verilog language<gofee> 在 2025-02-23 上传 | 大小：9kb | 下载：0