[VHDL编程] decoder3_8

说明：-译码器输出是低电平有效。所以每一次只有一个低电平。 --KEY1键和KEY2键和KEY3键作为 A b C信号的输入。LED灯作为输出显示状态 --按键的默认状态是1 高电平 --当按键按下时 对应的I/O为低电平（0）， --为了得到不通的值，三个按键不按下时，都是111.表示7；三个按键都按下时,都是000.表示0-- The output of the decoder is active low. So every
<lixiaolong> 在 2025-02-21 上传 | 大小：1kb | 下载：0

[VHDL编程] add

说明：--a0 a1 a2的输入我们用 k1 k2 k3 代替 --b0 b1 b2的输入我们用拨码开关代替。 --b0用拨码开关1输入，BMK1用杜邦线接24脚 --b1用拨码开关2输入，BMK2用杜邦线接25脚 --b2用拨码开关3输入，BMK3用杜邦线接26脚 --所以一开始数码管显示的是E.应为111加111就等于E(14) --数码管显示相加结果-- A0 a1 a2 input we use k1 k2 k
<lixiaolong> 在 2025-02-21 上传 | 大小：1kb | 下载：0

[VHDL编程] sub

说明：--a0 a1 a2的输入我们用 k1 k2 k3 代替 --b0 b1 b2的输入我们用拨码开关代替。 --b0用拨码开关1输入，BMK1用杜邦线接24脚 --b1用拨码开关2输入，BMK2用杜邦线接25脚 --b2用拨码开关3输入，BMK3用杜邦线接26脚 --一开始数码管显示的是0.应为111-111就等于0 --数码管显示相减结果-- A0 a1 a2 input we use k1 k2 k3 inst
<lixiaolong> 在 2025-02-21 上传 | 大小：1kb | 下载：0

[VHDL编程] mlt

说明：--a0 a1 的输入我们用 k1 k2 代替 --b0 b1 的输入我们用 k3 k4 代替 --一开始数码管显示的是9.应为(11)*(11)就等于9 --数码管显示相减结?-- A0 a1 input we use the k1 k2 instead- b0 b1 input with k3 k4 instead- a digital display is 9. (11)* (11) is equivalent
<lixiaolong> 在 2025-02-21 上传 | 大小：1kb | 下载：0

[VHDL编程] dff1

说明：--学习D触发器的原理 --按下学习板的KEY1键，LED灯会显示状态 --按下按键，对应的I/O是低电平。所以LED灯会亮?-- Learn the principles of the D flip-flop- Press the learning board of KEY1 key to display the status LED Lantern- press the button, the corresponding I
<lixiaolong> 在 2025-02-21 上传 | 大小：1kb | 下载：0

[VHDL编程] div_f

说明：--学习分频原理，在LED上面显示出来。一亮一暗 --利用计数器分频，把50MHZ的频率变的更慢。我们眼睛可以分辨的出来。 --输出是1Hz-- Learning divider principle, above the LED display.- The use of counter divider light up a dark 50MHZ frequency becomes slower. Our eyes can dis
<lixiaolong> 在 2025-02-21 上传 | 大小：1kb | 下载：0

[VHDL编程] Xilinx-ISE-and-Modelsim

说明：详细的Xilinx ISE与Modelsim联合仿真平台搭建流程及简单实例操作演示，图文并茂，对于平台的搭建具有很好的指导性-Detailed Xilinx ISE and Modelsim joint simulation platform build process and a simple instance of the operating demonstration, illustrated, and have a very g
<yangxin> 在 2025-02-21 上传 | 大小：1.58mb | 下载：0

[VHDL编程] Verilog-code

说明：基于cyclone 内核的fpga的源代码，带quartus2下载文件-Based on the source code of the cyclone kernel fpga, with quartus2, download files
<hzx> 在 2025-02-21 上传 | 大小：6.85mb | 下载：0

[VHDL编程] micro-processor

说明：这是一个8位微处理器的vhdl设计代码。-This is the design of a 8-bit micro-processor.
<baoshu> 在 2025-02-21 上传 | 大小：4kb | 下载：0

[VHDL编程] verilog

说明：opencore can bus verilog design file-opencore can bus verilog design file
<zhixiaowen> 在 2025-02-21 上传 | 大小：91kb | 下载：0

[VHDL编程] siweijiafaqi

说明：四位二进制加法器，用四个拨码开关表示四位二进制被加数，另外四个拨码开关表示四位二进制加数，进位和显示在5个数码管上。-Four-bit binary adder with four DIP switches four binary summand represents four binary addend another four DIP switches carry and display 5 digital tube.
<冯初晨> 在 2025-02-21 上传 | 大小：6kb | 下载：0

[VHDL编程] yuequyanzou

说明：乐曲演奏，使用quartusⅡ软件平台实现乐曲‘梁祝’的演奏。-Musical quartus Ⅱ software platform to realize the song ' Butterfly Lovers' playing.
<冯初晨> 在 2025-02-21 上传 | 大小：13kb | 下载：1