资源列表
[VHDL编程] dynamic_seg7
说明:7位数码管动态显示,使用Verilog编程-7 digital tube dynamic display, using Verilog Programming<duan> 在 2025-02-19 上传 | 大小:261kb | 下载:0
[VHDL编程] decoder_3_8
说明:FPGA的3-8译码器,使用Verilog编写-3-8 FPGA decoder in Verilog<duan> 在 2025-02-19 上传 | 大小:32kb | 下载:0
[VHDL编程] MT9M011_CCD
说明:DE2配套摄像头,图像采集程序key0-3控制拍摄照相复位等功能-DE2 image acquisition<dlj> 在 2025-02-19 上传 | 大小:3.28mb | 下载:0
[VHDL编程] clock_timer
说明:时钟,计时器,23小时59分59秒的时钟,可自动进位计时,Verilog编写-Clock, timer, 23 hours, 59 minutes, 59 seconds of clock, automatic binary timing, Verilog prepared<duan> 在 2025-02-19 上传 | 大小:56kb | 下载:0
[VHDL编程] digital-clock_VHDL
说明:使用VHDL实现数字时钟,已在FPGA上验证-use VHDL to build a digital clock, has been validated on FPGA<tufengbin> 在 2025-02-19 上传 | 大小:5kb | 下载:0
[VHDL编程] VHDLmimasuo
说明:重置密码功能、密码开锁功能、输入清除功能、警报功能、钥匙切换功能-Reset the password function, password lock function, enter the clear function, alarm function, key switching function<陈大伟> 在 2025-02-19 上传 | 大小:798kb | 下载:0
[VHDL编程] VHDLqiangdaqi
说明:抢答器线路测试功能,第一抢答信号的鉴别和锁存功能,犯规警示功能,计时,计分功能-Responder line test function, the First Responder signal the identification and latch function, foul warning function, timing, scoring function<陈大伟> 在 2025-02-19 上传 | 大小:344kb | 下载:0
[VHDL编程] VHDLrsjiemaqi
说明:设计中国移动多媒体广播中的RS解码器,该RS码采用码长为240字节的RS(240, K)截短码-RS decoder design in China Mobile Multimedia Broadcasting<陈大伟> 在 2025-02-19 上传 | 大小:509kb | 下载:0
[VHDL编程] VHDLtrafficlight
说明:设计一个交通灯,在正常情况下指挥一个十字路口的交通,有红黄绿三种状态,每次绿(红) 灯为三十秒;拥有紧急情况按键,此时相应的道路将一直为绿灯,另一条路则为红灯。 -Design of a traffic light, to commanding a crossroads of traffic under normal circumstances, red yellow and green three states, each gre<陈大伟> 在 2025-02-19 上传 | 大小:309kb | 下载:0