资源列表
[VHDL编程] FPGA-design-and-development-examples
说明:< FPGA数字电子系统设计与开发实例导航>>的实例代码,包含I2C,URAT,USB,CAN等等。-< <FPGA数字电子系统设计与开发实例导航> > Example code, including I2C, URAT, USB, CAN, and so on.<jack> 在 2025-02-14 上传 | 大小:1.46mb | 下载:0
[VHDL编程] Altera-FPGA_CPLD-design
说明:《Altera FPGA-CPLD设计》一书的实例源代码。非常适合FPGA初学者。-" Altera FPGA-CPLD design" book source code examples. Very suitable for FPGA beginners.<jack> 在 2025-02-14 上传 | 大小:8.59mb | 下载:0
[VHDL编程] eetop[1].cn_axibusregslice
说明:axi总线读写通道插入一级寄存器模块verilog源码,已验证- a slave interface is simple to achieve, need to look at<林启明> 在 2025-02-14 上传 | 大小:2kb | 下载:0
[VHDL编程] DW8051_ALL
说明:DW8051Verilog源码实现 含有说明书 绝对可用-DW8051Verilog source to achieve contain instructions absolutely available<FanHuan> 在 2025-02-14 上传 | 大小:1.22mb | 下载:1
[VHDL编程] fir_anthor405
说明:基于DSP Builder在simulink开发环境下利用fir_compiler搭建fir滤波器,有很好的借鉴作用-Based on the DSP Builder and simulink development environment,by using fir_compiler build a fir filter, it can be a good reference<李奇> 在 2025-02-14 上传 | 大小:13.64mb | 下载:0
[VHDL编程] cap_data_model
说明:Linguagem em VHDL - Capt_data<Fabiano Alves> 在 2025-02-14 上传 | 大小:8kb | 下载:0