[VHDL编程] module

说明：深入的理解总线的概念和特性，掌握总线的传输控制特点，熟悉计算机的数据通路概念和原理，了解其构建方法以及数据和地址是怎样在通路上传输的，将运算器模块与存储器模块连接起来，了解运算器和存储器是如何协调工作的。-Understanding of the concept and characteristics of the bus master the bus transfer control features, familiar with c
<623902748> 在 2025-02-14 上传 | 大小：531kb | 下载：0

[VHDL编程] div

说明：除法器的电路设计,基本的思想是减法:从最高位(除符号位)开始,减去除数,得到商. -Divider circuit design, the basic idea of subtraction: from the highest bit (except the sign bit), and subtract the divisor, the quotient.
<透明皂> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] cysteter

说明：分频器，可以求出1--100000000Hz的所有的频率，基于xilinx公司的SPARTAN-3E板子。-Based on SPARTAN-3E of xilinx, using ISE and VHDL, i developed the cysteter.
<taq> 在 2025-02-14 上传 | 大小：4.13mb | 下载：0

[VHDL编程] counter

说明：ISE,工程，couter, 计数器，详细的功能实现。-The counter, based on SPARTAN-3E of xilinx，using ISE
<taq> 在 2025-02-14 上传 | 大小：266kb | 下载：0

[VHDL编程] 1602

说明：实现了xilinx公司SPARTAN-3E板子上的1602显示功能。一个简单的例子-One exmple of 1602 on board of SPARTAN-3E of xilinx.
<taq> 在 2025-02-14 上传 | 大小：148kb | 下载：0

[VHDL编程] timebase

说明：实现了时基信号的产生，频率50MHz,在SPARTAN-3E板子上用。-Time-based signal，which developed on board SPARTAN-3E of xilinx.
<taq> 在 2025-02-14 上传 | 大小：4.64mb | 下载：0

[VHDL编程] LCD

说明：LCD字符滚动显示源程序及全部文件,开发板为spartan-3e-LCD character display source and scroll all the documents
<allen> 在 2025-02-14 上传 | 大小：401kb | 下载：0

[VHDL编程] DE2usingbook

说明：DE2中文用户手册，方便查找各引脚所对的编码-DE2 Chinese user manual, easy to find the pin that on the coding
<xtp> 在 2025-02-14 上传 | 大小：5.41mb | 下载：0

[VHDL编程] CNT4

说明：4位二进制加法计数器的两种不同VHDL的描述,与比较。-4-bit binary addition of two different counter VHDL descr iption, and more.
<伍少良> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] DataAcquisitionCard

说明：usb2.0的高速数据采集卡ISE工程包，包括了完整的设计-usb2.0 high-speed data acquisition card ISE project package, including a complete design
<呵呵> 在 2025-02-14 上传 | 大小：1.26mb | 下载：0

[VHDL编程] CY7c68013_fpga_write_sram

说明：CY7c68013_fpga_write_sram 测试工程文件-CY7c68013_fpga_write_sram test project file
<呵呵> 在 2025-02-14 上传 | 大小：282kb | 下载：0

[VHDL编程] multi_cpu

说明：使用Verilog语言编写的多周期CPU,能实现CPU24条指令，-Using the Verilog language multi-cycle CPU, can achieve CPU24 instructions,
<洪鑫> 在 2025-02-14 上传 | 大小：1kb | 下载：0