文件名称:i2s
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
用Verilog实现的i2s功能，支持24bit的左右声道 接收和发送。左对齐，延迟1拍。(I2S module, Verilog
I2S, up to 24-Bit Data
Data Valid on Rising Edge of SCLK)
I2S, up to 24-Bit Data
Data Valid on Rising Edge of SCLK)
(系统自动生成,下载前可以参看下载内容)