资源列表

« 1 2 ... .20 .21 .22 .23 .24 1125.26 .27 .28 .29 .30 ... 4311 »

[VHDL编程marso

说明:关于51单片机的实用教程,适合新手使用,有空可以看下。- i dont konw
<林志强> 在 2025-02-12 上传 | 大小:43kb | 下载:0

[VHDL编程verilog--traffic-lights

说明:基于verilog的交通灯程序,实现了定时的灯的转换-verilog procedures for traffic lights
<万中原> 在 2025-02-12 上传 | 大小:4kb | 下载:0

[VHDL编程verilog--password-lock

说明:基于FPGA的密码锁  verilog- verilog FPGA password lock
<万中原> 在 2025-02-12 上传 | 大小:2kb | 下载:0

[VHDL编程push-pull--vhdl

说明:vhdl 拔河,实现二人游戏-push-pull vhdl
<万中原> 在 2025-02-12 上传 | 大小:1kb | 下载:0

[VHDL编程dzqin

说明:运用FPGA编写了一个简易电子琴,按不同的键就可以发出相应的声音,并且可以存储,按下一个键时就可以将存储器中的内容输出 发出相应的音节-Use the FPGA to write a simple keyboard, press different keys can be issued the corresponding sound, and can be stored, press a key on the contents of t
<> 在 2025-02-12 上传 | 大小:925kb | 下载:0

[VHDL编程OpenSource-FPGABitcoinMiner

说明: 这个是国外的开源 FPGA 挖矿开源代码,纯 搬运-opensource Verilog bitcon miner from gitb
<madud00008> 在 2025-02-12 上传 | 大小:8.28mb | 下载:0

[VHDL编程jing

说明:用VHDL语言编程一个具有秒计时,定时的数字时钟,其中包括程序,图示,仿真结果及报告。-VHDL programming a stopwatch, digital clock timing, including procedures, icon, simulation results and reports.
<景睿睿> 在 2025-02-12 上传 | 大小:27.57mb | 下载:0

[VHDL编程modelsim_example_c

说明:modelsim仿真,大量vhdl程序,验证,很有价值!-The ModelSim Simulation, a large number of VHDL procedures, validation, great value!
<lilong> 在 2025-02-12 上传 | 大小:26kb | 下载:0

[VHDL编程eda2

说明:7段显示译码器的输入为:IN0…IN3共5根, 7段译码器的逻辑表同学自行设计,要求实现功能为:输入“ 0…15 ”(二进制),输出“ 0…9…F ”(显示数码),输出结果应在数码管(共阴)上显示出来。-failed to translate
<卡卡> 在 2025-02-12 上传 | 大小:1kb | 下载:0

[VHDL编程eda1

说明:根据自己需要输入相应的分频系数,最后仿真得到相应的结果....非常好用-failed to translate
<卡卡> 在 2025-02-12 上传 | 大小:1kb | 下载:0

[VHDL编程ad7665pll

说明:AD7665的控制程序,8路AD穿行,到FPGA中进行了并行转换,16位模式,从模式-AD7665 control program, AD through 8 road, into the FPGA parallel conversion, 16 bit pattern from the pattern
<shujian> 在 2025-02-12 上传 | 大小:3kb | 下载:0

[VHDL编程vhdl-Language-routine-highlights

说明:工程中常用的VHDL控制模块,包括三态门,SDRAM,FIFO,PLL,RAM,FIlter等模块,非常实用的工程代码-Control module of VHDL is commonly used in engineering, including the tri-state gate, SDRAM, FIFO, PLL, RAM, FIlter module, very practical engineering code
<shujian> 在 2025-02-12 上传 | 大小:285kb | 下载:0
« 1 2 ... .20 .21 .22 .23 .24 1125.26 .27 .28 .29 .30 ... 4311 »

源码中国 www.ymcn.org