[VHDL编程] div_clk

说明：一个20M转16M的时钟分频设计的小程序。有一定的漏洞请大家自行修正-A 20M to 16M clock frequency applet. There are some loopholes Please correct itself
<yang> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] pri_encoder_using_if

说明：encoder using if - verilog
<amin> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] decoder_using_with

说明：decoder_using_with verilog code
<amin> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] EDA

说明：4位十进制计数器+7段数码管显示,有需要的同学可以参考一下！-4 decimal counter+7 of segment LED display
<陈旭纯> 在 2025-04-22 上传 | 大小：663kb | 下载：0

[VHDL编程] product-Altera

说明：ALTERA 产品列表，内有详细参数，用于设计时参考选型-altera products for selecting
<惠言> 在 2025-04-22 上传 | 大小：5.03mb | 下载：0

[VHDL编程] Digital_Clock

说明：FPGA数字时钟完美通过测试。目标板是ZRTECH的EP2C5T144C8 CORE2-5U核心板及PERI1-8KD配套子卡。-The FPGA digital clock perfect pass the test. The target board is ZRTECH EP2C5T144C8 CORE2-5U core board and PERI1-8KD supporting daughter card.
<午后薄荷> 在 2025-04-22 上传 | 大小：582kb | 下载：0

[VHDL编程] sdram

说明：SDRAM控制程序！verilog语言，已调通！-The SDRAM control procedures! Verilog language, has been transferred through!
<刘晓青> 在 2025-04-22 上传 | 大小：2.49mb | 下载：0

[VHDL编程] DA_TLC56201

说明：基于FPGA芯片，应用verilog hdl语言编写DA_TLC5620芯片，实现相应功能的源程序。-FPGA-based application Verilog HDL language DA_TLC5620 chip, the corresponding function of the source.
<wangyanwei> 在 2025-04-22 上传 | 大小：1.74mb | 下载：0

[VHDL编程] LCD12864

说明：FPGA控制带字库型12864显示，本程序使用状态机实现状态翻转-The FPGA control with a character type 12864, the program uses state machine state flip
<chen> 在 2025-04-22 上传 | 大小：618kb | 下载：0

[VHDL编程] hanzi0430

说明：基于FPGA芯片，在16x16的点阵上滚动重复显示多个汉字的源代码-Repeated 16x16 dot matrix rolling display the source code of Chinese characters based on the FPGA chip,
<wangyanwei> 在 2025-04-22 上传 | 大小：375kb | 下载：0

[VHDL编程] dc_rmv

说明：这是一个用verilog写的DC滤波器，即melp算法中预处理部分，主要滤除50hz工频干扰，采用一个4阶的切比雪夫高通滤波器，截去频率位60hz以下的信号，其阻带的衰减位30db。-This is a verilog to write a DC filter the preprocessing part that melp algorithm, main filter 50hz frequency interference, the
<张妞妞> 在 2025-04-22 上传 | 大小：4.54mb | 下载：0

[VHDL编程] UART-by-Verilog

说明：用Verilog实现UART，并且附有详细说明那个-The Verilog UART, and with the detailed descr iption that
<史欧文> 在 2025-04-22 上传 | 大小：141kb | 下载：0