资源列表

« 1 2 ... .67 .68 .69 .70 .71 1072.73 .74 .75 .76 .77 ... 4311 »

[VHDL编程8b10b_encdec_latest.tar

说明:8B10B encoder VHDL code
<swaroop> 在 2025-02-11 上传 | 大小:132kb | 下载:0

[VHDL编程Digital-Design

说明:Digital Design and Verilog HDL Fundamentals该书的所有代码,介绍了verilog语言的语法与基本硬件设计思路,有较好的学习借鉴意义-Digital Design and Verilog HDL Fundamentals book all of the code, introduced the verilog language syntax and basic hardware design id
<lisong> 在 2025-02-11 上传 | 大小:2.1mb | 下载:0

[VHDL编程ADDER8B

说明:用VHDL描述了八位加法器,并通过波形仿真验证其正确性-Described in VHDL eight adder and verify its correctness by means of simulation waveform
<zhugege> 在 2025-02-11 上传 | 大小:285kb | 下载:0

[VHDL编程CNT60

说明:用VHDL设计了60的计数器,并用波形仿真验证了其功能-Design with VHDL counter 60, and a waveform simulation to verify its functionality
<zhugege> 在 2025-02-11 上传 | 大小:367kb | 下载:0

[VHDL编程shujucaiji

说明:数据采集系统用VHDL实现,把各个模块有机的结合起来,省去了单片机及其大量外围电路的连接-Data acquisition system using VHDL, the organic combination of each module, eliminating the need for a large number of single-chip peripheral circuits and connections
<zhugege> 在 2025-02-11 上传 | 大小:243kb | 下载:0

[VHDL编程FSK_DEMOUDULATION

说明:电力线通信跳频技术中的FSK调制,FPGA实现-Powerline Communication FSK modulation frequency hopping technology, FPGA realization
<任会芬> 在 2025-02-11 上传 | 大小:3.28mb | 下载:0

[VHDL编程fsl_net

说明:基于FSL总线的以太网控制器,用于Microblaze系统-Ethernet controller based on FSL bus
<李马克> 在 2025-02-11 上传 | 大小:9kb | 下载:0

[VHDL编程up3_board

说明:关于UP3板开发的电子钟的最基本的功能 显示时间-About UP3 board developed the most basic functions electronic clock display time
<emlia> 在 2025-02-11 上传 | 大小:2.54mb | 下载:0

[VHDL编程PAL_TV_VGA

说明:基于fpga de2平台pal制式tv实现-Pal standard platform based on fpga de2 tv realization
<jy> 在 2025-02-11 上传 | 大小:16kb | 下载:0

[VHDL编程pmsmbased-onFPGA

说明:基于fpga的永磁同步电动机的矢量控制教程,硕士论文-Fpga-based vector control of permanent magnet synchronous motor tutorial Thesis
<yang> 在 2025-02-11 上传 | 大小:1.45mb | 下载:0

[VHDL编程fpga-sin

说明:基于VHDL语言的正弦波形信号合成,含有仿真测试文件-Sinusoidal waveform based on VHDL signal synthesis, simulation test file containing
<yang> 在 2025-02-11 上传 | 大小:619kb | 下载:0

[VHDL编程camera_test6

说明:摄像头数据进行3*3表格的处理 然后进行中值滤波,8级流水线,速度快-Camera data for 3* 3 forms processing and then median filter, 8 lines, fast
<朱腾飞> 在 2025-02-11 上传 | 大小:8.62mb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 1072.73 .74 .75 .76 .77 ... 4311 »

源码中国 www.ymcn.org