[VHDL编程] verilog_uart

说明：使用Verilog语言实现串口通信模块 使用Verilog语言实现串口通信模块-Verilog language realize serial communication module Verilog language realize serial communication module
<杨澜还> 在 2025-02-10 上传 | 大小：849kb | 下载：0

[VHDL编程] tcpudp

说明：Nios2 for enc28j60 use TCP and UDP with arp and IMPC for ping
<julie> 在 2025-02-10 上传 | 大小：17kb | 下载：0

[VHDL编程] VGA1

说明：基于ALTERA DE2 开发板开发的VGA外接屏Verilog显示程序。-ALTERA DE2 development board based on the development of Verilog VGA external screen display program.
<善解人衣> 在 2025-02-10 上传 | 大小：2.13mb | 下载：0

[VHDL编程] vga_memory

说明：基于ALTERA DE2 开发板开发的关于SDRAM，SRAM以及FlashMemory的程序-ALTERA DE2 development board based on the development of SDRAM, SRAM and procedures FlashMemory
<善解人衣> 在 2025-02-10 上传 | 大小：3.29mb | 下载：0

[VHDL编程] ripple_adder8

说明：这是一个简单的8位行波进位加法器的verilog代码，可以综合。-The code implement ripple_adder.
<黄春晓> 在 2025-02-10 上传 | 大小：31kb | 下载：0

[VHDL编程] SF2_USB_tutorial

说明：Microsemi SmartFusion2 USB实验教程，包括FPGA和M3两部分程序-Microsemi SmartFusion2 USB experimental curricula, including the two-part program FPGA and M3
<yedong> 在 2025-02-10 上传 | 大小：23.18mb | 下载：0

[VHDL编程] liushuideng

说明：基于verilog语言，cpld实现的流水灯的程序代码-Based on verilog language, cpld achieve light water code
<Zhouyang> 在 2025-02-10 上传 | 大小：201kb | 下载：0

[VHDL编程] uart

说明：uart source code using vhdl
<samred> 在 2025-02-10 上传 | 大小：3kb | 下载：0

[VHDL编程] EX8

说明：累计进位加法器和超前进位加法器，数字逻辑课程作业-Cumulative carry lookahead adder and adder, digital logic course work
<silverymoon> 在 2025-02-10 上传 | 大小：196kb | 下载：0

[VHDL编程] vhdl

说明：通信系统中，HDB3码使用VHDL语言的仿真，实用性强。-Communication systems, HDB3 code simulation using VHDL language, and practical.
<肖厦> 在 2025-02-10 上传 | 大小：14.53mb | 下载：0

[VHDL编程] Synchronous_Design-of-huawei

说明：华为公司在进行FPGA/CPLD设计时针对毛刺干扰及时序匹配所采取的同步化策略-Huawei making FPGA/CPLD design and timing match against glitch synchronization strategies adopted
<张炽> 在 2025-02-10 上传 | 大小：324kb | 下载：0

[VHDL编程] LED-xianshi---yimaqi

说明：7段LED显示译码器的设计 采用文本输入设计方法，通过编写VHDL语言程序，完成7段LED显示译码器的设计并进行时序仿真。 2、 设计完成后生成一个元件，以供更高层次的设计调用。 -7-segment LED display decoder design using text input design method, by writing VHDL language program, complete the seven-seg
<杨帆> 在 2025-02-10 上传 | 大小：53kb | 下载：0