[VHDL编程] Seven-voting-machines

说明：用verilog编写的七人表决器代码·可以实现七人表决超过四人就通过的功能-Written in verilog seven voting machine code can be achieved seven people to vote on the adoption of more than four functions
<tang> 在 2025-02-08 上传 | 大小：46kb | 下载：0

[VHDL编程] Three-eight-decoder

说明：可以实现三八译码器功能的verilog代码-Can achieve thirty-eight verilog code decoder function
<tang> 在 2025-02-08 上传 | 大小：53kb | 下载：0

[VHDL编程] Barrel-shifter

说明：用verilog编写的16位桶形移位器代码-Written in verilog code for 16-bit barrel shifter
<tang> 在 2025-02-08 上传 | 大小：76kb | 下载：0

[VHDL编程] vga

说明：在FPGA平台下，实现VGA的动态显示，包括横条、竖条、方格、动态图像（小球从斜坡上滚下来）。-In the FPGA platform, to achieve dynamic display VGA, including bars, bars, squares, dynamic image (small balls from rolling down the slope).
<马飞> 在 2025-02-08 上传 | 大小：19kb | 下载：0

[VHDL编程] traffic

说明：基于FPGA平台，用VHDL写了一个模拟十字路*通灯的程序。-FPGA-based platforms to write a simulation using VHDL crossroads traffic lights program.
<马飞> 在 2025-02-08 上传 | 大小：326kb | 下载：0

[VHDL编程] clock

说明：基于ＦＰＧＡ平台，通过数码管显示完成秒表的功能。通过按键，可实现从０到９９的正向计数或反向计数。-FPGA-based platform, through the digital display to complete the stopwatch function. Through the key, can be realized from 0 to 99 counts forward or reverse counting.
<马飞> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] digital_correlator

说明：16位高速数字相关器流水线 -16 high-speed digital correlator lines 16 lines high-speed digital correlator
<陈华峰> 在 2025-02-08 上传 | 大小：5.55mb | 下载：0

[VHDL编程] myproj

说明：使用vhdl语言设计波形发生器，产生正弦波，方波，三角波，锯齿波，实现频率，幅度可调。项目包附有设计说明和资料。-Waveform generator using vhdl language design, produce sine, square, triangle, ramp, realize the frequency, amplitude adjustable. Project package with design speci
<李伟杰> 在 2025-02-08 上传 | 大小：15.39mb | 下载：0

[VHDL编程] DMAC

说明：该程序实现在ALTERA FPGA 上搭建NIOS系统，实现DMA 传输-The program built on the ALTERA FPGA NIOS system, DMA transfer
<ccy> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] epcs35f

说明：该程序实现了在ALTERA FPGA上搭建NIOS系统，实现程序在EPCS4上保存，在内部RAM 上运行-The program to build on in the ALTERA FPGA NIOS system, program EPCS4 saved on the internal RAM to run
<ccy> 在 2025-02-08 上传 | 大小：400kb | 下载：0

[VHDL编程] F35RUNFILE

说明：该程序在ALTERA FPGA 上搭建NIOS系统，把程序保存在外置的NOR FLASH中并实现开机运行-The program is built on ALTERA FPGA NIOS system, the program stored in the external NOR FLASH and implemented in switched
<ccy> 在 2025-02-08 上传 | 大小：520kb | 下载：0

[VHDL编程] UART_VERILOG

说明：该程序实现在ALTERA FPGA 上使用VERILOG HDL语言实现串口通信。-The program in ALTERA FPGA VERILOG HDL language used on serial communication.
<ccy> 在 2025-02-08 上传 | 大小：3kb | 下载：0