[VHDL编程] enhanced_seven_seg

说明：具有使能端的7段译码器，低电平有效，使能为高时有效，实现二进制代码到7段译码器的编码，使能为低时输出全部为1.-Enable end with 7-segment decoder, active low, Enable is active high and achieve binary code to seven segment decoder encoding output enable is low as a whole.
<li> 在 2025-02-08 上传 | 大小：399kb | 下载：0

[VHDL编程] mux4_with_en

说明：带有使能端的4输入数据选择器，S0, S1, S2, C0, C1为输入，C1，C2为使能输入，P, Q, R, T为输出，c1c2=00时输出全为0，c1c2=01时输出全为1，c1c2=10时数据选择，c1c2=11时输出是c1c2=10时的反。-4 with Enable input data selector, S0, S1, S2, C0, C1 as input, C1, C2 an enable input, P, Q,
<li> 在 2025-02-08 上传 | 大小：375kb | 下载：0

[VHDL编程] src

说明：基于Xilinx FPGA的数字频率计，包括测频测周期测脉宽测占空比等-Xilinx FPGA-based digital frequency meter, including frequency measurement measuring duty cycle pulse testing, etc.
<黄伟> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] Cont_THS1207

说明：FPGA控制THS1207多通道ADC的verilog源代码-FPGA control THS1207 multi-channel ADC' s verilog source code
<朱健> 在 2025-02-08 上传 | 大小：1.65mb | 下载：0

[VHDL编程] 1bit-shumaguan-display

说明：EPM1270 VHDL 1位数码管动态显示。完整文件夹包-EPM1270 VHDL 1-bit digital tube dynamic display. Complete document wallets
<丹丹> 在 2025-02-08 上传 | 大小：276kb | 下载：0

[VHDL编程] 2channel-selector

说明：EPM1270 VHDL 2路选择器。完整文件夹包-EPM1270 VHDL 2 way selector. Complete document wallets
<丹丹> 在 2025-02-08 上传 | 大小：163kb | 下载：0

[VHDL编程] D-trigger

说明：FPGA EPM1270 VHDL D触发器。完整文件夹包-FPGA EPM1270 VHDL D flip-flop. Complete document wallets
<丹丹> 在 2025-02-08 上传 | 大小：165kb | 下载：0

[VHDL编程] 3_8-decoder

说明：CPLD EPM1270 VHDL 3-8译码器。-CPLD EPM1270 VHDL 3-8 decoder.
<丹丹> 在 2025-02-08 上传 | 大小：184kb | 下载：0

[VHDL编程] sw2reg

说明：利用Nexys3板子完成的实验Lab15:开关数据加载到寄存器并显示的设计与实现。适合用Nexys3的FPGA初学者参考。-Experimental use Nexys3 complete board Lab15: switch data is loaded into the register and display design and implementation. Suitable Nexys3 of the FPGA refer
<yf> 在 2025-02-08 上传 | 大小：166kb | 下载：0

[VHDL编程] lcd_control

说明：基于FPGA控制LCD液晶显示学号的veilog代码-FPGA-based LCD display student number controls the veilog code
<朱健> 在 2025-02-08 上传 | 大小：353kb | 下载：0

[VHDL编程] VHDL

说明：基于VHDL语言和CPLD开发板的，分频电路电路的开发。-Based on VHDL and CPLD development board, divider circuit circuit development.
<李伟> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] 51_FPGA

说明：51单片机与FPGA之间通讯，FPGA扩展出通讯端口-51 communication between the MCU and FPGA, FPGA expansion of the communication port
<纪晨> 在 2025-02-08 上传 | 大小：20kb | 下载：0