[VHDL编程] zldjkzjq

说明：max+plusII下编成的直流电机控制器vhd-under monument of the DC motor controller vhd
<李清> 在 2024-12-28 上传 | 大小：2kb | 下载：0

[VHDL编程] ongame

说明：一个游戏 the hardware for the game includes a number of displays, each with a button and -- a light, that each represent a bin that can store marbles (beans). -- -- The display indicates the number of marbles in eac
<李清> 在 2024-12-28 上传 | 大小：5kb | 下载：0

[VHDL编程] csxl

说明：相应加法器的测试向量（test bench)-corresponding Adder test vector (test bench )
<李清> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] jfq1

说明：vhdl和verling hdl 的加法器-VHDL and the Adder.
<李清> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] ztj

说明：max+plusII下的使用列举类型的状态机-max plusII use of the listed types of state machine.
<李清> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] jcq

说明：max+plusII下的各种功能的计数器vhd-under the various functions of the counter vhd
<李清> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] jiaotongdeng

说明：一个用VHDL编写的在CPLD上实现模拟交通灯的程序源代码-a VHDL prepared by the CPLD on the analog signal source code
<田冰> 在 2024-12-28 上传 | 大小：385kb | 下载：0

[VHDL编程] watch2

说明：vhdl实现watchdog，在逻辑中可以加入本模块，实现看门狗。-VHDL achieve watchdog, the logic of the modules can be added to achieve watchdog.
<> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] 20060412183015974

说明：是关于dct的Verilog HDL源代码和测试程序-on the Verilog HDL source code and testing procedures
<凌风> 在 2024-12-28 上传 | 大小：30kb | 下载：0

[VHDL编程] traffic_light

说明：一个用verilog编写的模拟交通灯控制的源代码。模拟在十字路口的双向交通灯。-a prepared using Verilog simulation of traffic lights to control the source code. Simulation at the crossroads of two-way traffic lights.
<江河> 在 2024-12-28 上传 | 大小：6kb | 下载：0

[VHDL编程] sdramusevhdl

说明：sdram的vhdl实现 本文介绍了sdram的控制时序特征，并介绍了采用vhdl语言实现的sdram控制器的关键技术-SDRAM This paper introduces the realization of SDRAM timing control features, and introduces the VHDL language SDRAM controller of the key technologies
<cxr> 在 2024-12-28 上传 | 大小：83kb | 下载：0

[VHDL编程] fft_debug

说明：能进行32位浮点数fft运算的VHDL描述。-can float for 32 fft Operational VHDL descr iption.
<liuqifeng> 在 2024-12-28 上传 | 大小：132kb | 下载：1