[VHDL编程] studyFFTcore

说明：调用FPGA的IP核实现FFT运算，在xilinx的vertex4sx55FPGA的实现-Call FPGA implementation of the IP core FFT computation, in the Xilinx implementation of the vertex4sx55FPGA
<徐成发> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0

[VHDL编程] mcode_FPGA

说明：伪随机码发生器，次源码已经经过了测试并通过时序仿真验证没有任何问题，此小m序列发生器的特征多项式我没有写，但我建议大家在看原代码之前还是先看下扩频通信中m、M、Gold序列的原理，只有这样才能够真正的明白伪随机码发生器发生器的原理。-mcode_FPGA
<姜国千> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0

[VHDL编程] SCA126T-100130

说明：SCA126T 是瑞芬科技针对工业现场控制领域推出串口输出型双轴倾角传感器，内置高精 度16bit A/D 差分转换器，通过5 阶滤波滤波算法，最终输出双方向的倾角值。 接口可选RS485；RS232 或TTL 电平。由于内置了ADI 公司的高精度数字温感器，所以 输出角度在工作温度范围内都得到了再次修正，保证产品在低温与高置环境下的高重复性。 高的输出速度能达到20 次/秒。产品属于真正工业级产品，性能可靠稳定，扩展性
<武钢> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0

[VHDL编程] stack-processer

说明：本系统设计的是一个堆栈处理器，该系统可以实现基本的堆栈功能，即先入后出；并且能实现8位数据的基本运算，附有波形仿真分析和系统缺陷性分析。-The system can realize the basic stack functions, namely, after first-out 8-bit data and can achieve the basic operations, with a waveform simulation
<张东林> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0

[VHDL编程] flash02

说明：一个我自己写的FPGA读写FLASH代码，在QUARTUS 下用verilog编写，falsh的型号是k9f5608u0d,经测试可以用。-I wrote a FLASH FPGA to read and write code, written in QUARTUS next with verilog, falsh model is k9f5608u0d, can be tested.
<郑荣> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0

[VHDL编程] EEE

说明：vhdl receive to program in vhdl language
<shine> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0

[VHDL编程] a2012..41

说明：粤嵌开发箱的简单测试代码——显示数字5s后并自动更换。-Guangdong embedded development box simple test code- display digital 5s and automatically replaced.
<my> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0

[VHDL编程] BARK-xuhuanmafinal

说明：简单的quartus循环码设计，中间加入了BARK码帮助同步。希望对大家有所帮助。-Simple the quartus cycle code design, joined in the middle BARK code to help synchronize. I hope to be helpful to everyone.
<iiiii> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0

[VHDL编程] Pattern_Generator

说明：vip套件中的彩条显示实例vga显示-vip suite color bar display example
<ds> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0

[VHDL编程] tswc_state

说明：XILINX SPORTAN3 实现状态机功能，状态切换，可以改变状态切换的时间。 -XILINX SPORTAN3 implement state machine function, state switch, the switching time may be changed.
<TSWC> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0

[VHDL编程] dds-veilog

说明：既可以通过计算机发送数据产生各种波形，又可以手动设置生成-Both can generate various waveforms to send data through the computer, and can be set manually generate
<张鑫鑫> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0

[VHDL编程] miaobiao

说明：EDA--miaobiao design-vhdl----miaobiao design
<代林> 在 2025-02-05 上传 | 大小：1.23mb | 下载：0