资源列表

« 1 2 ... .53 .54 .55 .56 .57 858.59 .60 .61 .62 .63 ... 4311 »

[VHDL编程Verilog

说明:Verilog经典教程,供各位学习哈。很经典的哈。-Classic Verilog tutorials for you to learn Kazakh.
<thinkfuture> 在 2025-02-05 上传 | 大小:1.26mb | 下载:0

[VHDL编程veriloghdl

说明:学习VERILOG的一些资料,包含理论和一些实例,很有用的-VERILOG learn some of the information, including the theory and some examples, very useful
<sunruili> 在 2025-02-05 上传 | 大小:1.26mb | 下载:0

[VHDL编程Verilog

说明:夏宇闻-Verilog经典教程,对想要学习Verilog的人提供帮助-Xia Wen-Verilog Classic Guide for those who want to learn Verilog help
<hao> 在 2025-02-05 上传 | 大小:1.26mb | 下载:0

[VHDL编程veriloghdl

说明:verilog语言书籍 夏宇闻的 十分经典 pdf 清晰版-verilog language books pdf Yu Xia Wen a very clear version of the classic
<Sjn> 在 2025-02-05 上传 | 大小:1.26mb | 下载:0

[VHDL编程Verilog

说明:VERILOG语言的学习,更好的运用CPLD,FPGA-VERILOG language learning, better use of CPLD, FPGA
<陈啸天> 在 2025-02-05 上传 | 大小:1.26mb | 下载:0

[VHDL编程Verilog

说明:初学FPGA的人学习很有用,学习Verilog的基础。-Beginners to learn the FPGA is useful, the basis for learning Verilog.
<weiliu> 在 2025-02-05 上传 | 大小:1.26mb | 下载:0

[VHDL编程verilog

说明:Verilog初学者例程:1位全加器行为级设计、1位全加器门级设计、4位超前进位加法器、8位bcd十进制加法器、8位逐次进位加法器、16位超前进位加法器、16位级联加法器、多路四选一门级设计、七段译码器门级设计-Verilog routines for beginners: a behavioral-level design full adder, a full adder gate-level design, 4-ahead adde
<城管111> 在 2025-02-05 上传 | 大小:1.26mb | 下载:0

[VHDL编程Verilog--classic

说明:verilog 的经典教程,包含基本命令定义等内容并且由实例讲解了具体的编程方法和设计思想-Verilog classic tutorials, include basic commands the content such as defined by example and explain the specific programming method and design thought
<dst> 在 2025-02-05 上传 | 大小:1.27mb | 下载:0

[VHDL编程decode3to8

说明:一个简单的3-8译码器,verilog语言文件-Simple 3-8 decoder, Verilog language
<李彦超> 在 2025-02-05 上传 | 大小:1.27mb | 下载:0

[VHDL编程divider

说明:基于移位相减运算的除法器设计,完整的设计工程文件在divider文件夹下-Based on the shift subtraction divider design, complete design project file divider file folder
<xiebaiyuan> 在 2025-02-05 上传 | 大小:1.27mb | 下载:0

[VHDL编程mux16

说明:十六位乘法器的verilog hdl 实现 及 modelsim 仿真 环境为quartusii9.0 自动调用modelsim 6.5输出仿真结果-fpga verilog hdl modelsim quartusii 16-bit multiplier
<andrew> 在 2025-02-05 上传 | 大小:1.27mb | 下载:0

[VHDL编程DigitalFrequencyMeter

说明:使用Basys3开发板,采用等精度测频方法实现信号的测频并通过LCD1602显示。(The use of Basys3 development board, the use of equal precision frequency measurement method to achieve signal frequency measurement, and through the LCD1602 display.)
<yaris > 在 2025-02-05 上传 | 大小:1.27mb | 下载:0
« 1 2 ... .53 .54 .55 .56 .57 858.59 .60 .61 .62 .63 ... 4311 »

源码中国 www.ymcn.org