[VHDL编程] i2c_altera

说明：I2C总线控制器 altera公司提供VHDL实现代码-I2C bus controller altera companies realize VHDL code
<张庆顺> 在 2025-02-03 上传 | 大小：1.52mb | 下载：0

[VHDL编程] DE2_SD_Card_Audio

说明： 基于SD卡音乐播发器设计代码,SOPC技术,功能齐全的,编译成功的代码-Based on the SD card music broadcast design code, SOPC technology, full-featured, compile the code successfully
<zhao> 在 2025-02-03 上传 | 大小：1.52mb | 下载：0

[VHDL编程] traffic_lights

说明：Verilog语言3个程序，包括4位二进制的BCD码加法器，ALU位片，交通信号灯。既有源码也有word文档说明。-Verilog language three procedures, including 4-bit binary code of the BCD adder, ALU-bit chip, traffic lights. Only source documents that have word.
<郭函> 在 2025-02-03 上传 | 大小：1.52mb | 下载：0

[VHDL编程] 61EDA_C2714

说明：xilinx ISE 4.1的入门，简单简单的。看看看看！-xilinx ISE 4.1, entry, simple simple. Look look!
<yang> 在 2025-02-03 上传 | 大小：1.52mb | 下载：0

[VHDL编程] opencores

说明：opencores开源vhdl的部分代码,从原站cvs下来的最新代码-opencores part of the open source vhdl code, from the original station down the latest cvs code
<dengxin> 在 2025-02-03 上传 | 大小：1.52mb | 下载：0

[VHDL编程] MAX_II_RevC_brd

说明：Altera CPLD开发板原理图和PCB -Altera CPLD
<19820521> 在 2025-02-03 上传 | 大小：1.53mb | 下载：0

[VHDL编程] Generic_Pattern_Detector_3bit

说明：Generic Pattern detector circuit
<Angad> 在 2025-02-03 上传 | 大小：1.53mb | 下载：0

[VHDL编程] digital_clock

说明：数字钟的设计，系统分为5个模块，Freq_div模块，Clock_cnt模块，Clock_ctl模块，Key_ctl模块和Display模块。系统目标：用8个LED 显示时间，如9点25分10秒显示为，09－25－10。（2）设置2个按键，按键SET用于工作模式选择，按键UP用于校时。-Digital clock design, the system is divided into five modules, Freq_div modu
<李龙> 在 2025-02-03 上传 | 大小：1.52mb | 下载：0

[VHDL编程] cpu-design

说明：采用VHDL实现的CPU设计代码，工程中包含测试波形。包含CPU设计文档，如指令格式设计和各功能模块说明和指令测试序列，能下载到实验台上直接运行。-CPU design is realized by VHDL Language, the project contains the test waveform. Contains the CPU design documents, such as directives format, ins
<yuuuuuu> 在 2025-02-03 上传 | 大小：1.53mb | 下载：0

[VHDL编程] mips

说明：一个单周期流水CPU的实现，其中mips4.vhd是顶层文件-A single cycle CPU
<乔嘉林> 在 2025-02-03 上传 | 大小：1.52mb | 下载：0

[VHDL编程] mouse_kit

说明：实现难度可调（6级，速度不同）的简单打地鼠游戏。开发板上的led灯代表地鼠，按键代表锤子。此程序代码可直接执行，适合初学者VHDL入门。 源码中，divider为分屏器；key_scan为按键扫描；random产生随机数；music为背景音乐播放模块；manage为主程序模块。-Adjustable implementation difficulty (6 level, different speeds) simple whack-
<黄浩洸> 在 2025-02-03 上传 | 大小：1.52mb | 下载：0

[VHDL编程] 8051Core

说明：8051 Core Verilog RTL IP Code
<richman> 在 2025-02-03 上传 | 大小：1.52mb | 下载：0