[VHDL编程] lab1

说明：edk9.1嵌入式开发实验1代码，关于MB何构造一个简单硬件系统-Embedded Development edk9.1 code in Experiment 1, on the MB He constructed a simple hardware system
<小贝> 在 2025-04-29 上传 | 大小：2.37mb | 下载：0

[VHDL编程] SRAM_Proj

说明：SRAM 读写VERILOG HDL源码-SRAM read and write VERILOG HDL source code
<杨先生> 在 2025-04-29 上传 | 大小：2.38mb | 下载：0

[VHDL编程] MyPWM

说明：基于FPGA ALTERA EP2C5Q8208C8，自制PWM控制器，配合上位机定时器-based on FPGA ALTERA EP2C5Q，PWM controller,with MCU TIMER
<廖干洲> 在 2025-04-29 上传 | 大小：2.38mb | 下载：0

[VHDL编程] ALTERA_CPLD_and_FPGA_device08_09_27-

说明：第4章ALTERA的CPLD与FPGA器件08_09_27嵌入式编程系列-Chapter 4 ALTERA CPLD and FPGA devices in embedded programming series 08_09_27
<jichongyang> 在 2025-04-29 上传 | 大小：2.38mb | 下载：0

[VHDL编程] Design-and-test-verilog-hdl

说明：《设计与验证Verilog HDL》的随书光盘-Design and test Verilog HDL of CD attached with books
<胡飞飞> 在 2025-04-29 上传 | 大小：2.38mb | 下载：0

[VHDL编程] PipelineCPU

说明：一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report
<zzh> 在 2025-04-29 上传 | 大小：2.38mb | 下载：0

[VHDL编程] 10-COUNT

说明：实验2设计资料10计数 Quartus 开发平台 压缩包内含有全部工程文件及详细资料说明-Experiment 2 design data 10 counts the Quartus development platform Compressed packet contains all engineering documents and detailed information on the
<王> 在 2025-04-29 上传 | 大小：2.37mb | 下载：0

[VHDL编程] verilog_projects-master

说明：Multiple useful Verilog examples including a VGA controller
<bologna> 在 2025-04-29 上传 | 大小：2.38mb | 下载：0

[VHDL编程] 16_sd_test

说明：基于FPGA的sd text测试，很好的学习资料，大家都来学一学-is very good
<zhouhaimin> 在 2025-04-29 上传 | 大小：2.37mb | 下载：0

[VHDL编程] MT9M001

说明：FPGA驱动MT9M001的verilog代码，里面还有ddr3部分将图像数据进行存储，lcd进行图像显示，里面的摄像头驱动部分很详细，大家可以多研习研习-Verilog driver MT9M001 code, which is also the DDR3 image data storage, LCD display, which drives the part is very detailed, we can learn more
<王崎> 在 2025-04-29 上传 | 大小：2.38mb | 下载：0

[VHDL编程] 04_led_test

说明：verilog 入门 流水灯verilog 入门 verilog 入门 verilog 入门(verilog led test xilinx)
<翻山越岭 > 在 2025-04-29 上传 | 大小：2.37mb | 下载：0

[VHDL编程] 基于IP核的ISE设计流程

说明：讲述了在ISE中如何通过建立ip核，使用ip核可以增加程序设计的效率。(In ISE, how to use the IP core can increase the efficiency of the program design by establishing the IP core.)
<jihan > 在 2025-04-29 上传 | 大小：2.38mb | 下载：0