[VHDL编程] hgb_pci_host

说明：内有一PCI 主 和PCI从，PCI TARGET 都是公开代码的，是工程文件，有仿真工程，使用说明。觉得好的就推荐一下。 本PCI_HOST目前支持： 1、 对目标PCI_T进行配置； 2、 对目标进行单周期读写； 3、 可以工作在33MHZ和66MHZ 4、 支持目标跟不上时插入最长10时钟的等待。 ALTERA的PCI竟然收费的！！！软件里面调试仿真了半天，终于调通了，到了下载就突然弹出窗口说包含了有限制
<> 在 2025-01-23 上传 | 大小：2.59mb | 下载：0

[VHDL编程] 2

说明：基于FPGA分布式算法的FIR滤波器的设计 基于FPGA分布式算法的FIR滤波器的设计-FPGA-based distributed algorithm of the FIR filter design distributed algorithm based on FPGA Design of FIR Filters
<南才北往> 在 2025-01-23 上传 | 大小：2.58mb | 下载：0

[VHDL编程] IIR

说明：实验说明： 本次实验实现一个IIR滤波器，并在ISE里面仿真。 project目录里面是工程-Experiment descr iption: this experiment to achieve an IIR filter, and the ISE inside the simulation. \ rtl directory which is the source file \ project directory which
<军军> 在 2025-01-23 上传 | 大小：2.58mb | 下载：0

[VHDL编程] cg2j_example

说明：实现小波变换mallat算法2层重构，经测试完全正确。-Mallat implementation of wavelet transform reconstruction algorithm 2 layer has been tested is correct.
<羽凡> 在 2025-01-23 上传 | 大小：2.58mb | 下载：1

[VHDL编程] AdamHartMEngReport

说明：verilog code for oscilloscope
<ahmad javed> 在 2025-01-23 上传 | 大小：2.58mb | 下载：0

[VHDL编程] graphicsaccelerator_latest.tar

说明：Graphics accelerator
<Manoj> 在 2025-01-23 上传 | 大小：2.59mb | 下载：0

[VHDL编程] pinlvji

说明：使用verilog语言设计一个3位十进制数字式频率计，其测量范围为1MHz，量程为10kMz,100kMz和1MMz三档（最大读数分别为：9.99kMz，99.9kMz和999kMz）-Use verilog language, design a three decimal digital frequency meter
<dengchunlei> 在 2025-01-23 上传 | 大小：2.58mb | 下载：0

[VHDL编程] Based-FPGA-digital-clock-design

说明：基于FPGA的数字时钟设计，这里是我做的一个电子时钟，大家可以借鉴一下！-Based FPGA digital clock design
<白瑞峰> 在 2025-01-23 上传 | 大小：2.59mb | 下载：0

[VHDL编程] taxi

说明：基于顶层模块用Verilog HDL设计的出租车计费系统，4位精度-Based on the top module use Verilog HDL design taxi billing system, four accuracy
<*宇> 在 2025-01-23 上传 | 大小：2.59mb | 下载：0

[VHDL编程] Microblaze-bysteps

说明：this document describes how to create a VHDL project based on Microblaze. ENSIAS Morocco
<salihi> 在 2025-01-23 上传 | 大小：2.58mb | 下载：0

[VHDL编程] sin_en

说明：DDS 由相位增量器，相位累加器，量化器以及正余弦查找表四部分组成。 相位累加器每一周期会累加上固定的相位值，然后从查找表中找到对应的数值。-DDS by the phase increment, phase accumulator, quantizer and sine and cosine lookup table of four parts. The phase accumulator accumulates a fixe
<panda> 在 2025-01-23 上传 | 大小：2.59mb | 下载：0

[VHDL编程] 秒表

说明：秒表,vga显示，可修改时间，可设置闹钟(The stopwatch, VGA display, can modify the time, can set the alarm clock)
<小二郎儿> 在 2025-01-23 上传 | 大小：2.59mb | 下载：0