[VHDL编程] 直方图统计的Verilog实现

说明：chengxu:直方图统计的Verilog实现，大家可以共同学习
<slllclla> 在 2012-07-31 上传 | 大小：1.93kb | 下载：0

[VHDL编程] 微处理机接口电路设计

说明：微处理机接口电路设计，用verilog写-microprocessor interface circuit design, writing Verilog
<杨艳 > 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO.VHD

说明：VHDL实现FIFO，模块化，可以直接使用。
<1269197367@qq.com> 在 2013-05-04 上传 | 大小：1.87kb | 下载：0

[VHDL编程] LAB-PROGS1

说明：VHDL Programmes -1 for dumping on FPGA
<SAVANI> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] updown

说明：VHDL Programmes -2 for dumping on FPGA
<SAVANI> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] RESOLVER

说明：旋变位置信号的监测，cpld verilog-Monitoring resolver position signal, cpld verilog
<张新> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] new-data

说明：磁阻式旋变的cpld处理，xilinx，抛砖引玉-Cpld processing reluctance resolver, xilinx, initiate
<张新> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] MII_RxMAC

说明：Ethernet MAC-MII interface of Receive
<WJT> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] soft_demapper

说明：this will implement soft demapper in verilog
<ashwanth> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog-code-FOR-COMPARATOR--TFF-AND-BCD-TO-7SSD.

说明：// File : 4 Bit Comparator design using behavior modeling style.v-// File : 4 Bit Comparator design using behavior modeling style.v
<dhishna> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程]  4-bit SISO shift register.

说明：Shifter_Modified 4-bit SISO shift register.
<mamine2ia> 在 2018-03-08 上传 | 大小：1.86kb | 下载：0

[VHDL编程] matrix multiplcation example

说明：this is matrix multiplcation example code
<prabhu> 在 2022-10-12 上传 | 大小：1.84kb | 下载：0