[VHDL编程] dds

说明：实现dds功能，利用quartus软件， 子模块包括加法器，锁相环，date-rom 利用原图将各模块综合，利用ps2键盘控制频率及相位。-Dds realize functions, using Quartus software, sub-modules including the adder, phase-locked loop, date-rom image to the module using integrated,
<lijingfeng> 在 2025-01-22 上传 | 大小：2.72mb | 下载：0

[VHDL编程] System_Verilog_training

说明：montor的system verilog培训教程-system verilog training material from mentor
<huangluyang> 在 2025-01-22 上传 | 大小：2.72mb | 下载：0

[VHDL编程] InterferencebasedonDSPtechnologyspectrumimagedispl

说明：基于DSP技术的干涉光谱图像的显示，写的挺好的，看看吧-Interference based on DSP technology spectrum image display, write pretty well, let' s see it
<郝健> 在 2025-01-22 上传 | 大小：2.73mb | 下载：0

[VHDL编程] cuiEDA

说明：用VHDL语言写的脉冲宽度测量仪，本人课程设计题目，已经通过硬件测试-VHDL language to write the pulse width measuring instrument, a design course, I have been tested by the hardware
<崔旺> 在 2025-01-22 上传 | 大小：2.72mb | 下载：0

[VHDL编程] UART_Quartus_verilog

说明：用Verilog编写的异步串口通信程序，开发环境为Quartus II，具有一定的参考价值。-Written in Verilog asynchronous serial communication program development environment for the Quartus II, with some reference value.
<杰> 在 2025-01-22 上传 | 大小：2.72mb | 下载：0

[VHDL编程] Experiment09

说明：verilog语言编写的FPGA驱动VGA的程序，经过测试-FPGA using verilog language VGA driver program, using the development platform for quartus 11.0
<李巍> 在 2025-01-22 上传 | 大小：2.73mb | 下载：0

[VHDL编程] robot

说明：fifo接收并口数据并转换为6路脉冲发送-fifo received and converted to parallel data transmission 6-channel pulse
<斯隆> 在 2025-01-22 上传 | 大小：2.73mb | 下载：0

[VHDL编程] waveled

说明：verilog实现流水灯功能：从左到右，然后从右到左，中间到两边，包含验证图代码、文档具体描述-verilog to achieve water lights function: left to right, then right to left, in the middle to both sides, including the verification FIG code, documentation, detailed desc
<张杰> 在 2025-01-22 上传 | 大小：2.73mb | 下载：0

[VHDL编程] Chip_74HC595

说明：用Verilog描述了一款简单逻辑芯片74HC595的功能该芯片功能为：带输出锁存的8位移位寄存器-use the verilog to describe a simple chip 74HC595 with 8-Bit Serial-In, Parallel-Out Shift Reg and High-Current 3-State Outputs Reg
<WangYibin> 在 2025-01-22 上传 | 大小：2.73mb | 下载：0

[VHDL编程] memoria

说明：this file contain a simple example of a memory eeprom using vhdl
<paco> 在 2025-01-22 上传 | 大小：2.72mb | 下载：0

[VHDL编程] spram

说明：verilog编写的spram，包含顶层模块，控制模块和spram本体，其中spram为Altera提供的ip核，已在quartus 16上运行通过(Verilog written in spram, including the top-level module, control module and spram ontology, where spram is the IP kernel provided by Altera, has
<keykai > 在 2025-01-22 上传 | 大小：2.73mb | 下载：0

[VHDL编程] task1-2

说明：通过程序点亮LED灯，程序控制简单，还可以一次做成流水灯(LED lights can be lit by programs, and the program control is simple, and the water lamp can be made at a time.)
<小丶谷> 在 2025-01-22 上传 | 大小：2.73mb | 下载：0