资源列表
[VHDL编程] canlender_clock
说明:verilogHDL实现的数字日历 在DE2上实现-the number of calendar verilogHDL to achieve the realization of the DE2<xuekui> 在 2025-01-22 上传 | 大小:2.73mb | 下载:0
[VHDL编程] logic_handbook
说明:Programmable Logic Design Quick Start Guide from Xilin Co.<ASURA> 在 2025-01-22 上传 | 大小:2.73mb | 下载:0
[VHDL编程] gen_fifo_usb1
说明:slaver fifo测试模块,分为三个模块,generate产生数据,然后写如fifo.再传如usbslaver fifo-slaver fifo test module consists of three modules, generate production data, and then write as fifo. re-transmission, such as usbslaver fifo<王萍> 在 2025-01-22 上传 | 大小:2.73mb | 下载:0
[VHDL编程] value_to_ascii
说明:使用Verilog HDL 进行数值与字符ASCII码的转化,实现串口正确显示字符,编程环境Quartus -Use Verilog HDL to numerically with ASCII characters transformation, realize serial display character correctly, Quartus ii programming environment<张鑫> 在 2025-01-22 上传 | 大小:2.73mb | 下载:0