文件名称:UART_Quartus_verilog
介绍说明－－下载内容均来自于网络，请自行研究使用
用Verilog编写的异步串口通信程序，开发环境为Quartus II，具有一定的参考价值。-Written in Verilog asynchronous serial communication program development environment for the Quartus II, with some reference value.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
UART_Quartus_verilog\db\txmit.asm.qmsg
....................\..\txmit.cbx.xml
....................\..\txmit.cmp.cdb
....................\..\txmit.cmp.hdb
....................\..\txmit.cmp.kpt
....................\..\txmit.cmp.logdb
....................\..\txmit.cmp.rdb
....................\..\txmit.cmp.tdb
....................\..\txmit.cmp0.ddb
....................\..\txmit.dbp
....................\..\txmit.db_info
....................\..\txmit.eco.cdb
....................\..\txmit.eda.qmsg
....................\..\txmit.fit.qmsg
....................\..\txmit.hier_info
....................\..\txmit.hif
....................\..\txmit.map.cdb
....................\..\txmit.map.hdb
....................\..\txmit.map.logdb
....................\..\txmit.map.qmsg
....................\..\txmit.pre_map.cdb
....................\..\txmit.pre_map.hdb
....................\..\txmit.psp
....................\..\txmit.rtlv.hdb
....................\..\txmit.rtlv_sg.cdb
....................\..\txmit.rtlv_sg_swap.cdb
....................\..\txmit.sgdiff.cdb
....................\..\txmit.sgdiff.hdb
....................\..\txmit.signalprobe.cdb
....................\..\txmit.sld_design_entry.sci
....................\..\txmit.sld_design_entry_dsc.sci
....................\..\txmit.syn_hier_info
....................\..\txmit.tan.qmsg
....................\simulation\modelsim\220model.v
....................\..........\........\altera_mf.v
....................\..........\........\cyclone_atoms.v
....................\..........\........\transcript
....................\..........\........\txmit.vo
....................\..........\........\txmit_modelsim.xrf
....................\..........\........\txmit_tb.v
....................\..........\........\txmit_v.sdo
....................\..........\........\vsim.wlf
....................\..........\........\work\@a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s\verilog.asm
....................\..........\........\....\..........................................\_primary.dat
....................\..........\........\....\..........................................\_primary.vhd
....................\..........\........\....\..............m@f_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n\verilog.asm
....................\..........\........\....\...............................................\_primary.dat
....................\..........\........\....\...............................................\_primary.vhd
....................\..........\........\....\...................m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n\verilog.asm
....................\..........\........\....\...........................................................\_primary.dat
....................\..........\........\....\...........................................................\_primary.vhd
....................\..........\........\....\.c@y@c@l@o@n@e_@p@r@i@m_@d@f@f@e\verilog.asm
....................\..........\........\....\................................\_primary.dat
....................\..........\........\....\................................\_primary.vhd
....................\..........\........\....\.l@p@m_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s\verilog.asm
....................\..........\........\....\....................................\_primary.dat
....................\..........\........\....\....................................\_primary.vhd
....................\..........\........\....\........h@i@n@t_@e@v@a@l@u@a@t@i@o@n\verilog.asm
....................\..........\........\....\....................................\_primary.dat
....................\..........\........\....\....................................\_primary.vhd
....................\..........\........\....\........m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n\verilog.asm
....................\..........\........\....\................................................\_primary.dat
....................\..........\........\....\................................................\_primary.vhd
....................\..........\........\....\.m@f_pll_reg\verilog.asm
....................\..........\........\....\............\_primary
....................\..\txmit.cbx.xml
....................\..\txmit.cmp.cdb
....................\..\txmit.cmp.hdb
....................\..\txmit.cmp.kpt
....................\..\txmit.cmp.logdb
....................\..\txmit.cmp.rdb
....................\..\txmit.cmp.tdb
....................\..\txmit.cmp0.ddb
....................\..\txmit.dbp
....................\..\txmit.db_info
....................\..\txmit.eco.cdb
....................\..\txmit.eda.qmsg
....................\..\txmit.fit.qmsg
....................\..\txmit.hier_info
....................\..\txmit.hif
....................\..\txmit.map.cdb
....................\..\txmit.map.hdb
....................\..\txmit.map.logdb
....................\..\txmit.map.qmsg
....................\..\txmit.pre_map.cdb
....................\..\txmit.pre_map.hdb
....................\..\txmit.psp
....................\..\txmit.rtlv.hdb
....................\..\txmit.rtlv_sg.cdb
....................\..\txmit.rtlv_sg_swap.cdb
....................\..\txmit.sgdiff.cdb
....................\..\txmit.sgdiff.hdb
....................\..\txmit.signalprobe.cdb
....................\..\txmit.sld_design_entry.sci
....................\..\txmit.sld_design_entry_dsc.sci
....................\..\txmit.syn_hier_info
....................\..\txmit.tan.qmsg
....................\simulation\modelsim\220model.v
....................\..........\........\altera_mf.v
....................\..........\........\cyclone_atoms.v
....................\..........\........\transcript
....................\..........\........\txmit.vo
....................\..........\........\txmit_modelsim.xrf
....................\..........\........\txmit_tb.v
....................\..........\........\txmit_v.sdo
....................\..........\........\vsim.wlf
....................\..........\........\work\@a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s\verilog.asm
....................\..........\........\....\..........................................\_primary.dat
....................\..........\........\....\..........................................\_primary.vhd
....................\..........\........\....\..............m@f_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n\verilog.asm
....................\..........\........\....\...............................................\_primary.dat
....................\..........\........\....\...............................................\_primary.vhd
....................\..........\........\....\...................m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n\verilog.asm
....................\..........\........\....\...........................................................\_primary.dat
....................\..........\........\....\...........................................................\_primary.vhd
....................\..........\........\....\.c@y@c@l@o@n@e_@p@r@i@m_@d@f@f@e\verilog.asm
....................\..........\........\....\................................\_primary.dat
....................\..........\........\....\................................\_primary.vhd
....................\..........\........\....\.l@p@m_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s\verilog.asm
....................\..........\........\....\....................................\_primary.dat
....................\..........\........\....\....................................\_primary.vhd
....................\..........\........\....\........h@i@n@t_@e@v@a@l@u@a@t@i@o@n\verilog.asm
....................\..........\........\....\....................................\_primary.dat
....................\..........\........\....\....................................\_primary.vhd
....................\..........\........\....\........m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n\verilog.asm
....................\..........\........\....\................................................\_primary.dat
....................\..........\........\....\................................................\_primary.vhd
....................\..........\........\....\.m@f_pll_reg\verilog.asm
....................\..........\........\....\............\_primary