[VHDL编程] fira

说明：这是一个用FPGA中DSP Bulider做的一个FIR滤波器，很好使用，我已经测试过了-This is an FPGA, DSP Bulider used to do a FIR filter, a very good use, I have tested the
<王军> 在 2025-01-21 上传 | 大小：2.89mb | 下载：0

[VHDL编程] Altera_FPGA_develop(QuartusII_7.2_ModelSim_6.5).ra

说明：Altera FPGA开发说明（QuartusII 7.2 & ModelSim 6.5）.pdf 建立和编译QII项目 modelsim功能仿真 QII引脚分配 modelsim时序仿真（建立Altera仿真库） QII下载 -Altera FPGA Development Descr iption (QuartusII 7.2 & ModelSim 6.5). Pdf project to estab
<晓> 在 2025-01-21 上传 | 大小：2.9mb | 下载：0

[VHDL编程] USB--LCD

说明：USB+LCD1602的现实 USB芯片CY7C68013 可以显示任意数-USB+ LCD1602 reality CY7C68013 USB chip can display any number of
<旧娃娃> 在 2025-01-21 上传 | 大小：2.9mb | 下载：0

[VHDL编程] ones_counter

说明：Ones counter for Verilog, basic project for Altera FPGA
<luis> 在 2025-01-21 上传 | 大小：2.9mb | 下载：0

[VHDL编程] ndiv

说明：verilog code for pcounter
<周曙光> 在 2025-01-21 上传 | 大小：2.89mb | 下载：0

[VHDL编程] GPS-IF-SignalAcquisition

说明：基于FPGA 的GPS中频信号处理和相关捕获算法研究-FPGA-based GPS IF signal processing and acquisition algorithm
<李则昂> 在 2025-01-21 上传 | 大小：2.9mb | 下载：0

[VHDL编程] a_num(DB)

说明：实现一个数码管由1到F的顺序显示，适用于Cyclone IV E EP4CE115F29C7芯片，管脚可自行分配-Implement a digital tube display by the order of 1 to F, suitable for Cyclone IV E EP4CE115F29C7 chip pins can Discretionary
<仲斐> 在 2025-01-21 上传 | 大小：2.9mb | 下载：0

[VHDL编程] verilog-xuexi

说明：verilog HDL相关的学习资料，对于FPGA与Verilog HDL的初学者有很大帮助。-verilog HDL learning materials for FPGA Verilog HDL beginners.
<花间> 在 2025-01-21 上传 | 大小：2.9mb | 下载：0

[VHDL编程] calc

说明：一个简单的verilog计算器设计，键盘输入，数码管显示，实现加减与或运算-A simple calculator verilog design, keyboard input, digital display, Modified with OR operator
<suber> 在 2025-01-21 上传 | 大小：2.9mb | 下载：0

[VHDL编程] UVM_learning

说明：UVM使用指南和代码分析，有PDF学习指南文档，还有hello入门级代码供参考-UVM guides and code analysis, study guide in PDF documents, as well as entry-level code for reference hello
<刘建> 在 2025-01-21 上传 | 大小：2.9mb | 下载：0

[VHDL编程] eetop.cn_UVM

说明：UVM 的 入门实例，一个完整的能够跑通的实例。其中包括DUT代码，Testbench代码，(UVM entry example, a complete example of running through. These include the DUT code, the Testbench code,)
<西麦 > 在 2025-01-21 上传 | 大小：2.9mb | 下载：0

[VHDL编程] yima3_8

说明：3_8译码器就是将输入的三位编码转换为8位输出，使其中一位与其他不同，从而实现译码功能(The 3_8 decoder converts the input three bit code to 8 bit output, so that one of the bits is different from others, thus realizing the decoding function.)
<小猪仔521> 在 2025-01-21 上传 | 大小：2.89mb | 下载：0