[VHDL编程] Evita_VHDL

说明：VHDL 的非常好用易懂的教学软件。大家试试看。-VHDL very handy and easy to teaching software. We try.
<王虎林> 在 2025-01-22 上传 | 大小：2.86mb | 下载：0

[VHDL编程] VDHL

说明：VHDL 详细教程。 内包含VHDL语法。 值得收藏学习！-VHDL detailed tutorial. Contains VHDL syntax. Collection worth learning!
<周亚欢> 在 2025-01-22 上传 | 大小：2.87mb | 下载：0

[VHDL编程] DE2_Synthesizer

说明：FPGA VHDL PROGRAM DE2_Synthesizer
<Aleks> 在 2025-01-22 上传 | 大小：2.87mb | 下载：0

[VHDL编程] comparator_4bit

说明：Basic 4-bit Comparator project in verilog
<luis> 在 2025-01-22 上传 | 大小：2.86mb | 下载：0

[VHDL编程] yuv444_rgb888

说明：实现了yuv444转rgb888，已经过verilog验证！-Implementation of YUV444 RGB888, has passed the Verilog authentication!
<zhaijiong> 在 2025-01-22 上传 | 大小：2.86mb | 下载：0

[VHDL编程] DDS

说明：DDS正弦波发生模块 基于verilog语言实现 在cycloneii系列FPGA上经过验证 频率步进1khz 共有256个点-The DDS sine wave module based on verilog language achieve in cycloneii series FPGA proven frequency stepping 1khz 256 points
<李> 在 2025-01-22 上传 | 大小：2.87mb | 下载：0

[VHDL编程] ww4820-qiangdaqi

说明：数字电路课程设计，原理图实现设计一个四人抢答器-Digital circuit design, schematic design to achieve a four-Responder
<王威> 在 2025-01-22 上传 | 大小：2.87mb | 下载：0

[VHDL编程] adder_carry_chain

说明：使用verilog语言实现进位链加法器,quartus下编译，并使用modelsim进行了验证，内含carry_chain.v代码文件以及testbench文件-use verilog language,carry_chain adder
<maxiaobo> 在 2025-01-22 上传 | 大小：2.87mb | 下载：0

[VHDL编程] 01_Counter_Design

说明：基于FPGA控制的4位计数器，已经过调试仿真验证，可用-FPGA-based control of the 4-bit counter, has been debugging simulation available
<胡曦文> 在 2025-01-22 上传 | 大小：2.86mb | 下载：0

[VHDL编程] CIC_Filter_Module

说明：数字接收机cic抽取模块 抽取倍数可以选择 包括verilog代码 word文档 matlab仿真 testbench代码(CIC decimation module of digital receiver Extraction multiple can be selected Including Verilog code Word document Matlab simulation Testbench code)
<nokkk > 在 2025-01-22 上传 | 大小：2.87mb | 下载：1

[VHDL编程] urat接收程序

说明：uart串口接收程序，实现基于Rs232传输线的数据的接收。(UART serial receiving program to realize data receiving based on Rs232 transmission line.)
<Thealeh > 在 2025-01-22 上传 | 大小：2.87mb | 下载：0

[VHDL编程] RISC

说明：对ALU中的数据进行操作（实现ADD，SUB,AND,NOT等功能）(Operation of data in ALU (ADD, SUB, AND, NOT and other functions).)
<讳忌色> 在 2025-01-22 上传 | 大小：2.86mb | 下载：0