[VHDL编程] spacewar_final

说明：一款用VHDL编写的飞机大战游戏很好很实用-a game by VHDL
<Donghf> 在 2025-02-26 上传 | 大小：2.93mb | 下载：0

[VHDL编程] ise11tut

说明：Verilog语言开发环境ISE例程，适合于初学者-ISE Verilog language development environment routines, suitable for beginners
<jingyizhou> 在 2025-02-26 上传 | 大小：2.93mb | 下载：0

[VHDL编程] VerilogHDL-tutorial

说明：VerilogHDL硬件描述语言教程，较详细的介绍了verilog的基本用法-VerilogHDL hardware descr iption language tutorial, more detailed introduction to the basic usage of verilog
<leaffloat> 在 2025-02-26 上传 | 大小：2.93mb | 下载：0

[VHDL编程] Verilog-HDL-

说明：关于Verilog HDL的介绍。包括Verilog hdl的发展历史，语法应用介绍-On the Verilog HDL descr iption. Including Verilog hdl history of development, syntax described applications
<hanmeimei> 在 2025-02-26 上传 | 大小：2.93mb | 下载：0

[VHDL编程] Multiplier

说明：在DE2上实现用SW11~SW8控制输入a，用SW3~SW0控制输入b，将a和b的十六进制值分别用HEX6和HEX4显示，将乘积结果在HEX1和HEX0上显示。-Implemented on the DE2 SW11 ~ SW8 control input with a, with SW3 ~ SW0 control input b, the a and b, respectively HEX6 hexadecimal values &
<lslray> 在 2025-02-26 上传 | 大小：2.93mb | 下载：0

[VHDL编程] VerilogBook

说明：此书是学习verilog的基础入门图书，可以使大家对verilog有一个初步的了解。-verilog study
<LLT> 在 2025-02-26 上传 | 大小：2.93mb | 下载：0

[VHDL编程] DA

说明：基于FPGA的D/A转换源代码，实现DA转换-FPGA-based D/A converter source code, to achieve DA conversion
<马加爵> 在 2025-02-26 上传 | 大小：2.93mb | 下载：0

[VHDL编程] 7_ImageEnhance

说明：基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像增强处理,平滑,锐化,滤波-System Generator based image processing engineering, multimedia processing FPGA implementation source code, image enhancement, smoothing, sharpening, filtering
<wan> 在 2025-02-26 上传 | 大小：2.93mb | 下载：0

[VHDL编程] led_yiwei

说明：基于Verilog语言的移位法的流水灯设计，持续运行长时间，易于理解。-Verilog language of light water displacement method based on continuous operation for a long time, easy to understand.
<王超> 在 2025-02-26 上传 | 大小：2.93mb | 下载：0

[VHDL编程] nand_controller

说明：this the nand flash controller having testbench and simulation model for nand flash in it-this is the nand flash controller having testbench and simulation model for nand flash in it
<shubham> 在 2025-02-26 上传 | 大小：2.93mb | 下载：0

[VHDL编程] 60jishuqi (2)

说明：这是一个可以记到60的计数器，可用于数字钟层次化设计。(This is a counter that can be recorded to 60, and can be used for the hierarchical design of digital clock.)
<喵总 > 在 2025-02-26 上传 | 大小：2.93mb | 下载：0

[VHDL编程] CLR_HSMC_User_Manual

说明：友晶官方开发板de2-115的资料，适合开发者参考使用(Friends crystal official development board de2-115 data, suitable for developers to use)
<CrazyICer > 在 2025-02-26 上传 | 大小：2.93mb | 下载：0