[VHDL编程] oc_mkjpeg

说明：Pure hardware JPEG Encoder design. Package includes vhdl source code, test bench, detail design document. Written in VHDL. Verified on Xilinx XC4VLX25. Rncode 320x240 bmp picture in 3ms at 50 quality, 100Mhz clock.-Pure
<Andy> 在 2025-01-20 上传 | 大小：3.12mb | 下载：0

[VHDL编程] medianfilter

说明：图像滤波中的中值滤波，有效滤除椒盐噪声，使用verilog语言编写-Image filtering in the median filter, effectively filter out salt and pepper noise, using verilog language
<钱军> 在 2025-01-20 上传 | 大小：3.11mb | 下载：1

[VHDL编程] EDA-tool

说明：ALSI设计所用到的EDA 工具介绍。我们导师上课就是这本书。-ALSI design EDA tools used in descr iption. Our class teacher is the book.
<dashan> 在 2025-01-20 上传 | 大小：3.11mb | 下载：0

[VHDL编程] Calculate_module

说明：使用Verilog语言编写的计算器，能实现10以下2个数的加法和乘法运算。 -Calculator using Verilog language, number 10 addition and multiplication.
<李泽骏> 在 2025-01-20 上传 | 大小：3.11mb | 下载：0

[VHDL编程] DDS_FPGA_Materals

说明：DDS的FPGA设计原理、结构和原代理，包含源代码和ModelSim仿真，是DDS初学者参考的优秀教程，图文并茂，上手容易！-DDS FPGA design principles, the structure and the original agent, including source code and ModelSim simulation，it is an excellent book for greenhand in stud
<杨光> 在 2025-01-20 上传 | 大小：3.11mb | 下载：0

[VHDL编程] uart

说明：本设计用接口芯片的VHDL的设计方法，通过对MAX232串行通总线接口的设计，掌握发送与接收电路的基本设计思路，并进行串口通信-This design using VHDL design methodology interface chip, through the MAX232 serial communication bus interface design, master the basic design ideas to sen
<typ> 在 2025-01-20 上传 | 大小：3.12mb | 下载：0

[VHDL编程] 15_usb_test

说明：用VerilogHDL编写的USB驱动程序，经过了成功的测试.-USB driver program with VerilogHDL,successful tested.
<zhanghc> 在 2025-01-20 上传 | 大小：3.12mb | 下载：0

[VHDL编程] ppscode

说明：verilog代码，输出秒脉冲，用于采集同步-verilog code, second pulse output for synchronization acquisition
<华> 在 2025-01-20 上传 | 大小：3.12mb | 下载：0

[VHDL编程] FPGA 经典 100 问

说明：fpga 经典100问 ，一些较好的资料整理(FPGA classic 100 questions, some better data collation)
<刘磊帅锅 > 在 2025-01-20 上传 | 大小：3.11mb | 下载：0

[VHDL编程] A4_Beep

说明：使用verilog 硬件描述语言编写的蜂鸣器电路模块，希望对大家有帮助！(Using Verilog hardware descr iption language to write the key circuit module, I hope to help you!)
<ET@AF > 在 2025-01-20 上传 | 大小：3.11mb | 下载：0

[VHDL编程] uart

说明：用verilog实现UART串口收发。状态机形式实现，波特率可调(Use verilog to achieve UART serial transceiver. State machine form, adjustable baud rate)
<zhaodameng> 在 2025-01-20 上传 | 大小：3.11mb | 下载：0

[VHDL编程] try4

说明：利用mif文件生成ROM/RAM，并附带例化程序和测试文件(Using MIF files to generate ROM/RAM with example programs and test files)
<imdouniwan> 在 2025-01-20 上传 | 大小：3.11mb | 下载：0