[VHDL编程] lab9_0~60

说明：顯示0~60的循環數,可顯示在SEG上方!-Showing 0 to 60 cycles, SEG can be displayed in the top!
<shang> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] 35_bit_pack

说明：hiiiiiSystem will automatically delete the directory of debug and release, so please do not put files on these two directory
<Puneet> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] fh_ram_s_w_r_16_512

说明：单口串行可读写16x512的ram的verilog源代码-singal serial writeable and readable 16x512 ram
<liuzhe> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] CANCS

说明：用的是able语言 编写的一段程序 可以参考学习使用-Is able to use a program written in a language can refer to learn to use
<zhangyujia> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] lcd-display

说明：七位段码显示模块，采用自顶向下的编程模式，共三个开发程序-Seven segment display module, using top-down programming model, a total of three development programs
<张窍窍> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] Digital-Clock

说明：24小时制数字钟，可以简单更改为12小时制-Digital Clock
<wanghai> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] ajay-(1)

说明：fft fast fourier transform
<Sridhar S> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] jiaotongdeng

说明：简单的交通的源代码，用vhdl程序编写。简单易懂。适合初学者参考。-Simple traffic source code, vhdl programming. Straightforward. Reference for beginners.
<成杰> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] pie

说明：自己设计的RFID中的PIE编码，如果有错误欢迎改正。希望能给大家带来帮助。-RFID in their own design PIE encoding, if the error correction welcome. Hope that we can bring help.
<成杰> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] addersubtractor

说明：adder subtractor...this source is example to build adder and subtractor code in verilog (.v)
<taufiq.alif> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] multiplier

说明：this source code is one example to build multipler in verilog HDL.
<taufiq.alif> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] A-Two-bits-Counter-Using-VHDL

说明：两位VHDL编译计数器的简单实现，并带有异步的复位功能。-A Brief Realization of Two-bits Counter, with an Asynchronous Reset Function
<可啦思刻> 在 2024-10-11 上传 | 大小：1024 | 下载：0