[VHDL编程] jsq

说明：本程序为24小时计时器，稳定无误差。简单好用，是Verilog HDL语言初学者的指引。-This procedure for 24-hour timer, stable error-free. Easy-to-use, is the Verilog HDL language beginners guide.
<> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] cnt

说明：俩个比较好的计数器的vhdl代码：一个是n位通用计数器，一个是的用到的语法比较全面。是比较好的学习资料-Both a relatively good counter VHDL code: one is the generic n-bit counter, one is the syntax used in the more comprehensive. Is a better learning materials
<郭新稳> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] reset

说明：用VHDL进行DSP5416开发板的复位 用VHDL进行DSP5416开发板的复位-Use VHDL to reset the DSP5416 development board using VHDL for DSP5416 development board reset
<叶金伟> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] RC5_inv

说明：不带state machine的decryption of rc5-State machine without the decryption of rc5
<laSiA> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] c15_add

说明：精通verilog HDL语言编程源码之1--常用加法器设计-Proficient in programming language source verilog HDL of 1- Common adder design
<李平> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] c17_GF_multiple

说明：精通verilog HDL语言编程源码之3--伽罗华域乘法器设计-Proficient in language programming verilog HDL source of 3- Galois field multiplier design
<李平> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] c18_divider

说明：精通verilog HDL语言编程源码之4--常用除法器设计-Proficient in language programming verilog HDL source of 4- Common divider design
<李平> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] c19_CICfilter

说明：精通verilog HDL语言编程源码之5--CIC积分梳状滤波器设计-Proficient in verilog HDL source language programming of 5- CIC Integrator Comb Filter Design
<李平> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] c20_cordic_computer

说明：精通verilog HDL语言编程源码之6--CORDIC数字计算机的设计-Proficient in language programming verilog HDL source of 6- CORDIC digital computer design
<李平> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] c21_pn_code_generator

说明：精通verilog HDL语言编程源码之7——伪随机序列应用设计-Proficient in programming language source verilog HDL of 7- the application of pseudo-random sequence design
<李平> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] FPGA_PWM

说明：用Verilog语言编写的FPGA控制PWM的程序.利用码盘脉冲进行调速,进行过简单试验,可用.没有经过长期验证.做简单修改即可应用!-Using Verilog languages FPGA control PWM procedures. Using pulse code disk for governor, conducted a simple test that can be used. Not after a long-term
<温海龙> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] CuFIFO

说明：fifo的vhdl代码,比较简单，适合初学。-fifo the VHDL code, is relatively simple, suitable for beginners.
<billfan> 在 2024-10-14 上传 | 大小：1024 | 下载：0