资源列表
[VHDL编程] paixu
说明: 给定一个带期限的作业排序问题, n=5, (p1,p2,p3,p4,p5)=(6,3,4,8,5), (t1,t2,t3,t4,t5)=(2,1,2,1,1), (d1,d2,d3,d4,d5)= (3,1,4,2,4), 应用FIFOBB求使总罚款数最小的可行作业集J, 要求:实现对不同作业排序问题实例的求解,问题实例的输入数据存储在case.txt文件中。-Given a scheduling problem with the o<zhoukejian> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] any-timer
说明:有24/60进制的计时功能,又扩展到可以设计成任意进制计时器,简单实用-A 24/60 hex timing function, but also extended to the timer can be designed into any band, simple and practical<tanqiliang> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] generic_ahb_master
说明:Generic AHB Master to all AHB transations<Vbhat> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] DS1302_NIOSII
说明:nios ii 软核的ds1302(模拟spi接口)总线驱动函数及函数声明-nios ii soft ds1302(spi) bus driver functions and function declaration<刘全义> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] IIC_NIOSII
说明:基于NIOS II软核的IIC(模拟I/O口)总线驱动程序-NIOS II soft-core based on the IIC (analog I/O port) bus driver<刘全义> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] DSP_INTERFACE
说明:DSP与FPGA时序接口模块,已经经过测试,保证读写稳定-The Interface of DSP to FPGA<火炎> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] verilogfile
说明:设计一个同步FIFO,该FIFO 深度为16,每个存储单元的宽度为8 位,要求产生FIFO 为 空、满、半满、溢出标志。请采用可综合的代码风格进行编程。-16*8bit fifo<James> 在 2024-11-20 上传 | 大小:2kb | 下载:4
[VHDL编程] jiaotongdeng
说明:交通灯通常指由红、黄、绿三种颜色灯组成用来指挥交通的信号灯。绿灯亮时,准许车辆通行,黄灯亮时,已越过停止线的车辆可以继续通行;红灯亮时,禁止车辆通行。-Traffic lights usually refers to the red, yellow and green color lamp composition used to directing the traffic signal. The green light, allow t<艹泥玛> 在 2024-11-20 上传 | 大小:2kb | 下载:0