[VHDL编程] AD1674

说明：This is an interface in HDL for the AD1674 ADC converter.
<Christian> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] hello_world

说明：FPGA SOPC设计的uart串口 NIOS II中的程序 自己亲自做的 在串口调试工具中成功调试-FOGA SOPC UART NIOS II
<宋冬锋> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] adch

说明：利用ADC0804对外部输入的模拟信号进行采用获取当前电压值，在数码管上显示-ADC0804 external input using analog signals used to obtain the current voltage value displayed on the digital control
<韩旭> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] tanshishe

说明：
<梦游> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] fenpin

说明：FPGA的一个分频程序，FPGA时钟频率问100MHz，进行100000000分频。-A sub-frequency program FPGA, FPGA clock frequency asked 100MHz, for 100 million frequency.
<陶志颖> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ADS7956

说明：Core to read all channels from ADS7956 with an external strobe.
<sms> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] AD7924

说明：Core to read all channels from AD7924 with an external strobe. A testbench is available.
<sms> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ADS7825

说明：Core to read all channel from ADS7825 with external strobe
<sms> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] rs232

说明：本设计是PC和FPGA的串口通信的程序，用的是VERILOG语言，调试成功，用户可根据自己的项目稍作改动。-The design is a PC and the FPGA' s serial communication procedures, using a VERILOG language, debugged, the user can make a little change according to their own pr
<陆景鹏> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] miaobiao

说明：一个简易的乐曲演奏电路,可自动演奏青花瓷片段，如需演奏其他的歌曲，可自行根据其音符频率进行修改-one easy music player.
<丁俏燕> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] firfilter

说明：this is a coding file for FIR filter.
<rakhi> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] firfilterr

说明：this is a coding file for FIR filter in vhdl
<rakhi> 在 2025-01-19 上传 | 大小：2kb | 下载：0