[VHDL编程] vhdl_verilog_tutorial

说明：vhdl 和verilog语言的教学文件，非常简单易懂，适合初学者入门看-vhdl and verilog language teaching documents, very easy to understand, see Introduction for beginners
<舒念> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] CORDIC16

说明：16次迭代的CORDIC算法，精度很高，可应用于计算反正切值-16 iterations of the CORDIC algorithm, high accuracy, can be applied to calculate arctangent
<桑顿> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] COUNT

说明：设计一个最大分频为225的分频器，将50MHz时钟作为输入。分频器可以通过计数器来实现，通过一个25位的计数器，然后在最后一位输出，则产生了一个最大分频为225的分频器。-Design a maximum frequency divider 225, the 50MHz clock as input. Divider can be achieved through the counter, through a 25-bit counte
<tosh> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] temperature

说明：使用FPGA控制18B20达到温度采集过程，并显示在数码管上。-Achieved using the FPGA control 18B20 temperature acquisition process and display the digital pipe.
<彭杨> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] celiang

说明：使用FPGA完成超声波测距的功能，并在数码管上显示距离值。-Completed using ultrasonic ranging FPGA features and digital tube display distance value.
<彭杨> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] LCD12864

说明：利用FPGA在12864液晶屏上显示汉字。配置IO后可直接使用-Use of FPGA in the 12864 character LCD display. IO configuration can be used directly after
<彭杨> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] bb

说明：2选1的数据选择器 实现2选1的电路功能，其真值表和电路符号如下图所示。即当s＝1时，输出m＝y；当s＝0时，输出m＝x。 -2 Select a data selector circuit to achieve 2 S 1 function, its truth table and circuit symbols shown below. That is, when s = 1, the output m = y when s =
<潘小丽> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] cc

说明：在完成2选1数据选择器之后，将信号x和y的位宽由1位扩展为8位-Upon completion of the data selector 2 S 1 after the signal x and y of the bit width from 1 to 8-bit extensions
<潘小丽> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] dd

说明：在完成2选1电路之后，将电路扩展为4选1数据选择器-2 S 1 in the complete circuit, the circuit will be extended to 4 S 1 data selector
<潘小丽> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ee

说明：一个七段解码器模块，c2～c0是解码器的3个输入，当输入值不同时，输出不同的字符。如表中所示，当输入值为100～111时，输出空格，即数码管全暗。七段数码管的不同段位用数字0～6表示，注意七段数码管是共阳极的，即各管段输入低电平时，数码管亮；否则数码管暗。 -A seven-segment decoder module, c2 ~ c0 is a 3 input decoder, when the input value is not
<潘小丽> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] filter

说明：program d un filtre passe bas ordre 30
<YASSINE> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl-lizi

说明：vhdl语言应用举例，例子程序，简单的程序例子，入门者学习用，vhdl语言应用举例，例子程序，简单的程序例子，入门者学习用-vhdl language application example, example program, a simple program example, beginners learn to use, vhdl language application example, example program, a si
<jerry> 在 2025-01-19 上传 | 大小：2kb | 下载：0