[VHDL编程] 7_decoder

说明：VHDL编写！数据选择器大全！ 包括： mux2to1.vhd 二选一电路 mux2_1.vhd 二选一电路 mux2_1.bdf 二选一电路 mux3to1.vhd 三选一电路 mux3to1_1.vhd 三选一电路 mux4to1.vhd 四选一电路 -VHDL write! Data selector Daquan! Including: mux2to1.vhd two choose a circu
<linnvel> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] counter

说明：关于FPGA实现的几种计数器的verilog源程序-FPGA implementation of several counter verilog source code
<王腾> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ROM

说明：用于rom的存入地址，尽可能地增加稳定性-Rom the stored address for as much as possible to increase stability
<郑国> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] QAM

说明：16qam调制器的FPGA实现。使用Verilog实现全数字16-QAM调制器。-16qam Modulator FPGA. Use Verilog for full digital 16-QAM modulator.
<张维> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ofdm

说明：ofdm调制解调的fpga实现。使用Verilog实现IEEE 802.16a系统的调制解调模块。-ofdm modulation and demodulation of fpga implementation. Verilog implementation using IEEE 802.16a system, modem module.
<张维> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] a

说明：讲述了如何使用ModelSim与Quartus结合进行时序仿真 -Describes how to use ModelSim for timing simulation combined with the Quartus
<duan > 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] RGB_Control

说明：能将24bit的1080i数据直接存储到fifo中，经过实际的板子验证。还可以通过更改参数改到其他格式，如1080P，720P，720I等。-24bit of 1080i can store data directly to the fifo, the board after the actual verification. Can also be changed by changing the parameters to other
<wwww> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] RGB_480P

说明：用VHDL写的，将24bit的480P数据直接存储到fifo中，经过实际的板子验证。还可以通过更改参数改到其他格式，如1080P，720P，720I等。-Written with VHDL, the 480P 24bit data will be stored directly to the fifo, after the actual board certification. Can also be changed by changi
<wwww> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] MII_timing

说明：用FPGA实现MII的数据传送时序控制,方法简单实用，设计及其精巧-implementation of MII data transmission’s timing control
<刘强为> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl

说明：伪随机序列发生器得VHDL语言源代码，已通过仿真。-Pseudo-random sequence generator may VHDL language source code, by simulation.
<jacen> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] vga_interface

说明：以VHDL撰写的萤幕VGA控制程式，有渐层显示功能与框架建立功能。-To write VHDL VGA screen control program, there is a gradient set up in the fr a me display.
<Risger> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] veriloglinear-feedback-shift-register

说明：verilog 随机函数产生-random function
<ZL> 在 2025-01-19 上传 | 大小：2kb | 下载：0