[VHDL编程] dctalgo

说明：vhdl coding for dct algorithm
<Goli.Shiva> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：秒表的verilog语言实现，个人课程设计代码，已验证！实现显示秒，分，时暂停，修正等功能。-Stopwatch' s verilog language implementation, personal curriculum design, code, and has been verified! Implementation show seconds, minutes, suspended, amendment and othe
<张文宝> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] Rising

说明：example Rising Edge flip flop
<samet_2005> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] 61EDA_H173

说明：Verilog设计的求复角的源代码(通过仿真验证的)-Verilog design of seeking re-angle the source code (through the simulation of the)
<zhu> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] cordic_parameteizaed

说明：Verilog实现三角函数（基于CORDIC算法）-Verilog realization of trigonometric functions
<andy> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] RS232

说明：RS232_串口通信的发送端verilog源程序代码-RS232_ serial communication sender verilog source code
<咕嘟大树> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] pwm

说明：vhdl model for a 3 phase system
<dante> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] mcb_read_write

说明：赛灵思 DDR2 用户接口程序 原创。希望对各位有用。-Xilinx DDR2 original user interface program. You want to be useful.
<wenchunhong> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] Altera_ip_core

说明：Altera公司的PWM_VerilogHDL源码-Altera Corporation PWM_VerilogHDL source
<申丙> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLshili

说明：此内容为VHDL设计实例 一共有三个都是关于数字钟的功能要求的 但是没有说明 能看懂就行-The contents of VHDL design examples are a total of three functional requirements on the digital clock in but did not say can read on-line
<贵树生> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] muxsend

说明：调用已绑定的网口 发送vlan包。适用于再次开发中遇到网口已被底层绑定的需求。-Call the net mouth has been bound to send vlan packets. For re-development of the net mouth has been encountered in the bottom bound needs.
<ak23> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] pll1

说明：sdram控制器pll命令接口模块的VHDL源程序文件，可直接用-sdram pll
<liuzhijun> 在 2025-01-19 上传 | 大小：2kb | 下载：0