[VHDL编程] mimasuo

说明：设计一个具有较高安全性和较低成本的通用电子密码锁，其具体功能要求如下：(1) 数码输入：每按下一个数字键，就输入一个数值，并在显示器上的最右方显示出该数值，同时将先前输入的数据依序左移一个数字位置。(2) 数码清除：按下此键可清除前面所有的输入值，清除成为“0000”。(3) 密码更改：按下此键时会将目前的数字设定成新的密码。(4) 激活电锁：按下此键可将密码锁上锁。(5) 解除电锁：按下此键会检查输入的密码是否正确，密码正确即开锁。
<kxsh> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] shouhuoji

说明：自动售货机，投币自动售货 MaxplusII下运行-Vending machines, coin-operated automatic vending MaxplusII run
<罗利娜> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] bit_synchronize

说明：位同步例程源代码,FPGA应用领域，Verilog-Bit synchronization routines source code, FPGA applications, Verilog
<王刚> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] fir

说明：fir滤波器，Verilog语言写的，容易看懂-fir filter, Verilog language written in easy to understand
<王刚> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] sell

说明：自动贩卖饮料机的Verilog语言，高手的作品，放心下-Beverage vending machines Verilog language, master' s works, rest assured that the next
<王刚> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] 11FIRfliter

说明：11阶FIR滤波器和（7，4）编码器的Verilog语言，高手的作品，放心下-11-order FIR filter, and (7,4) encoder of the Verilog language, master' s works, rest assured that the next
<王刚> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] delay

说明：一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation
<tofly> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdlclock

说明：making a simple clock using altera vhdl
<mantisar> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] qiangdaqi

说明：四人抢答器，已通过编译，仿真，包括抢答识别、计分、计时、数字显示等功能。-Four Responder, has passed the compilation, simulation, including the answer in his identification, scoring, timing and digital display.
<majianhui> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] spi_eeprom_conf

说明：实现spi接口的传输，并多外接EEPROM读写数据-Spi interface to achieve the transfer, and multiple external EEPROM read and write data
<guoguo> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] spi_master_phy

说明：这是spi接口传输的一部分内容，本源码一共三部分，功能：spi接口的的实现即对外设的读写数据-This is the spi interface transfer part of the contents of a total of three parts of this source, function: spi interface that the realization of the read and write data to
<guoguo> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] clock2Hz

说明：this fpga spartan 3e based project file .the project is the game based on vga. this file contains 2,20,25,400Hz clock generating file as per required for the project.-this is fpga spartan 3e based project file .the pro
<yasir > 在 2025-04-07 上传 | 大小：2kb | 下载：0