资源列表
[VHDL编程] digital-frequency-meter
说明:VHDL实现的 数字频率计 数字频率合成DDS-VHDL implementation of the digital frequency meter DDS<zeng32> 在 2025-01-23 上传 | 大小:3kb | 下载:0
[VHDL编程] verilogfile
说明:四选一MUX 电路。作为寄存器或者其他电路的输入选择控制。也是ASIC 设计中的基本门电路之一。-4-1 MUX, used as register or input controller.<James> 在 2025-01-23 上传 | 大小:3kb | 下载:0