[VHDL编程] or_g

说明：it contains or gate, multiple input output, counter 4-bit 8 bit, parallel adder 4 -bit, 8 bit
<sasbean> 在 2025-01-24 上传 | 大小：76kb | 下载：0

[VHDL编程] nn_last

说明：Neural Network with FPGA and VHDL codes + Matlab model
<Zero> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] Rs232_Vhdl_model

说明：RS_232 VHDL model for FPGA coded
<Zero> 在 2025-01-24 上传 | 大小：11kb | 下载：0

[VHDL编程] run_led

说明：黑金FPGA开发板配套跑马灯例程，希望和相关朋友分享-Black Gold Marquee FPGA development board supporting routines, and hope to share relevant friends
<张哲> 在 2025-01-24 上传 | 大小：3.08mb | 下载：0

[VHDL编程] DDS

说明：DDS同 DSP（数字信号处理）一样，是一项关键的数字化技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。-DDS with DSP (digital signal processing), is a key digital technolog
<jodyql> 在 2025-01-24 上传 | 大小：686kb | 下载：0

[VHDL编程] asyn_fifo

说明： 本文同步FIFO为TPRAM（两端口RAM，一读一写）。有详细verilog 程序以及说明-FIFO divided by clock domain can be divided into synchronous and asynchronous FIFO FIFO, FIFO read and write only one clock synchronous, asynchronous FIFO read and write
<jodyql> 在 2025-01-24 上传 | 大小：635kb | 下载：0

[VHDL编程] mpi

说明：MPI接口就是CPU和逻辑之间通信的一个接口，一般使用总线方式，总线一般有两种标准，一种是MOTO模式，另外一种是intel模式。本资料包含verilog程序以及说明-MPI interface is an interface for communication between the CPU and logic, the general way of using the bus, the bus there are two stand
<jodyql> 在 2025-01-24 上传 | 大小：120kb | 下载：0

[VHDL编程] DIFF

说明：DIFF是比较两个数中相同的数字，然后输出一个相同的个数为5bit，输出vld标志。包含程序及说明-DIFF comparing two numbers is the same number, and an identical number of outputs 5bit, output vld flag. Contains the procedures and instructions
<jodyql> 在 2025-01-24 上传 | 大小：363kb | 下载：0

[VHDL编程] flow_proc

说明：流水线结构是在逻辑很复杂的情况下使用，通过分栈，把一个复杂的逻辑分成若干个比较简单的块实现，减少信号的逻辑级，提高频率。最形象的实例就是位宽较大的加法器。此程序就是verilog的实现 -In the pipeline structure is complex logic case, through the sub-stack, the complex logic into a plurality of blocks of a re
<jodyql> 在 2025-01-24 上传 | 大小：224kb | 下载：0

[VHDL编程] zhl

说明：　 设计一个跑马灯控制器，能够根据外部的拨码开关进行速度控制。在速度控制的基础上，根据外部开关变换跑马灯显示方式。-Design a Marquee controller speed can be controlled according to the external DIP switches. On the basis of the speed control, according to the display mode chang
<> 在 2025-01-24 上传 | 大小：369kb | 下载：0

[VHDL编程] 32bit_add

说明：32位进位选择加法器 用四位先行进位加法器扩展成32位二进制加法器-32 carry select adder Used four carry-lookahead adder extended to 32-bit binary adder
<xdx> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] SRC

说明：设计一个32位MIPS多周期微处理器 算数指令：ADD/ADDU/SUB/SUBU/ADDI/ADDIU 逻辑指令 移位指令 条件分支指令 无条件分支指令 数据传送指令-Design a 32-bit MIPS microprocessor multi-cycle arithmetic instructions: ADD/ADDU/SUB/SUBU/ADDI/ADDIU logic instructions sh
<xdx> 在 2025-01-24 上传 | 大小：20kb | 下载：0