[VHDL编程] adder8-carryripple-adder

说明：8位加法器，最基础的加法器。硬件语言 Verilog源代码。-8-bit carry-ripple adder, The basic adder and the common one. Achieved by Verilog source code.
<Serena> 在 2025-02-06 上传 | 大小：10kb | 下载：0

[VHDL编程] The-four-locks-Verilog-based-design

说明：基于Verilog的四位密码锁设计，采用有限状态机进行编写-The four locks Verilog-based design, finite state machine for the preparation
<廖方颖> 在 2025-02-06 上传 | 大小：10kb | 下载：0

[VHDL编程] Lab5.5_Led_FPGA

说明：使用verilog在fpga开发板实现流水灯，包括整个工程文件-This code is used for early learners to study verilog。
<xiaofengyu> 在 2025-02-06 上传 | 大小：10kb | 下载：0

[VHDL编程] VHDL-master

说明：Vhdl code examples! here you will find code for run in quartus-Vhdl code examples! here you will find code for run in quartus
<mihu> 在 2025-02-06 上传 | 大小：10kb | 下载：0

[VHDL编程] trafficlight

说明：一个简单的交通灯的verilog语言的描述，对于新手来说较为适合学习-this is a easy VHDL code for a newer in learning VHDL,it supply with a simple code that describes traffic light
<枫林不爱晚> 在 2025-02-06 上传 | 大小：10kb | 下载：0

[VHDL编程] CRC

说明：CRC校验参考设计Verilog代码,crc8,16,32bit- crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-C
<guangngqiang> 在 2025-02-06 上传 | 大小：10kb | 下载：0

[VHDL编程] 8bit-ternary-multiplier

说明：8 bit ternary multiplier using mux technique. Results of FPGA implementation.
<satish devrari> 在 2025-02-06 上传 | 大小：10kb | 下载：0

[VHDL编程] System-Bus

说明：Design of System Bus
<sinha.kaushik20> 在 2025-02-06 上传 | 大小：10kb | 下载：0

[VHDL编程] UART-IP-based-on-queue

说明：基于队列传输的UART的IP核程序，已调试可直接使用。-Queue-based transmission of UART IP core procedures have been debugging can be used directly.
<瞿盛> 在 2025-02-06 上传 | 大小：10kb | 下载：0

[VHDL编程] UART-VHDL-Example-Code-for-an-FPGA-or-ASIC-from-n

说明：UART code using VHDL for FPGA or ASIC
<dani> 在 2025-02-06 上传 | 大小：10kb | 下载：0

[VHDL编程] GTX-experience

说明：GTX调试经验，对实现高速串行通信的朋友有一定的帮助-GTX debugging experience
<李刚> 在 2025-02-06 上传 | 大小：10kb | 下载：0

[VHDL编程] csa_32

说明：The folder gives the 32 bit carry adder chain. IN CSA for cin = 1 or 0 ripple carry adders are used.-The folder gives the 32 bit carry adder chain. IN CSA for cin = 1 or 0 ripple carry adders are used.
<padmapriya> 在 2025-02-06 上传 | 大小：10kb | 下载：0