资源列表
[VHDL编程] udcounter.v
说明：this program is for 8 bit up counter<dwijnesh> 在 2025-02-12 上传 | 大小：17kb | 下载：0
[VHDL编程] Encryption
说明：AES implementation in VHDL!! Wit LCD controls-AES implementation in VHDL!! Wit LCD controls!!<manishrb> 在 2025-02-12 上传 | 大小：17kb | 下载：0
[VHDL编程] ordinary_errorsof_quartus_compile
说明：在quartus2的运用过程中，可能会出现各种各样的错误，该文档归纳了各种可能的错误，供大家参考！-In quartus2 the application process, a variety of errors may occur, the document summarizes the various possible errors, for your reference!<张雨朋> 在 2025-02-12 上传 | 大小：17kb | 下载：0
[VHDL编程] VHDL-ripple-lookahead-carryselect-adder
说明：vhdl code for ripple carry adder, carry select adder and carry look ahead adder<praveen> 在 2025-02-12 上传 | 大小：17kb | 下载：0
[VHDL编程] AMBA-Bus_Verilog_Model
说明：该源码包是2.0版本的AMBA总线的Verilog语言模型，主要包括5个部分：AHB总线仲裁器，AHB-APB总线桥接器，AHB总线上从设备ROM模型，AHB总线上从设备RAM模型，参数定义。-This source code package is the model of V2.0 AMBA bus of ARM company, It mainly includes the following five parts: the AHB<jinjin> 在 2025-02-12 上传 | 大小：17kb | 下载：2
[VHDL编程] Example-4-16
说明：串并转换建模 数据流串并转换的实现方法多种多样，根据数据的排序和数量的要求，可以选用移位寄存器、RAM等来实现。对于数据量比较小的设计来说，可以使用移位寄存器完成串并转换；对于排列顺序有规定的串并转换，可以用case语句判断实现；对于复杂的串并转换，还可以用状态机实现-Modeling serial data stream and convert the realization of string and convert many<林立> 在 2025-02-12 上传 | 大小：17kb | 下载：0
[VHDL编程] VHDL-SUBWAY
说明：基于QuartusII环境下的地铁自动售票系统-Subway auto ticketing system based on QuartusII<周虹旭> 在 2025-02-12 上传 | 大小：17kb | 下载：0
[VHDL编程] emiraga-ieee754-verilog-b7a63aa
说明：IEEE 754 floating point<Joe> 在 2025-02-12 上传 | 大小：17kb | 下载：0