[VHDL编程] Hex 转 Coe 档的源程序

说明：Hex 转 Coe 档的源程序,提供 FPGA 内使用 ROM 内将 Hex 档转成 FPGA 的 ROM 使用之 COE 档案,内附 VC6 工程及源代码.
<xyz543> 在 2011-06-27 上传 | 大小：32.75kb | 下载：1

[VHDL编程] 伪随机序列的说明和源代码

说明：可控m序列产生器我分成四个小模块来做，M，M1，M2，M3分别对应为：m序列产生器、控制器、码长选择器、码速率选择器。-controllable m-sequence generator, I divided into four small modules do, M, M1, M2, M3, respectively : m-sequence generator, controller, code-selector, code rat
<王力> 在 2025-02-24 上传 | 大小：32kb | 下载：0

[VHDL编程] UART_ise7_bak

说明：用FPGA 实现全双工异步串口（UART），与PC 机通信。1 位起始位；8 位数据位；一个停止位；无校验位；波特率为2400、4800、9600、11520 任选或可变（可用按键控制波特率模式）。-using FPGA full-duplex asynchronous serial port (UART), and PC communication. An initiation; 8 data spaces; One-stop; No
<lee> 在 2025-02-24 上传 | 大小：32kb | 下载：0

[VHDL编程] VHDL142545767i9y79

说明：一些例子程序需要的话可以下来看看新手推荐-Some examples of procedures can be down if necessary to see novice Recommended
<> 在 2025-02-24 上传 | 大小：32kb | 下载：0

[VHDL编程] VHDL_lan

说明：概述VHDL语言的语句语法，描述精细。对大家会有帮助的-Overview of VHDL language syntax statement describing fine. Be helpful if the
<王权> 在 2025-02-24 上传 | 大小：32kb | 下载：0

[VHDL编程] HDB3bianjiema

说明：关于HDB3码的一种新的编解码形式，可以有CPLD实现。-HDB3 code on a new form of codec, you can realize has CPLD.
<李国> 在 2025-02-24 上传 | 大小：32kb | 下载：0

[VHDL编程] VHDLexample

说明：VHDL的例子，是我学VHDL以来收集的，那出来共享，想要的下哈-VHDL example is I have learned since the collection of VHDL, and that out of sharing, the next you want to Kazakhstan
<陆见风> 在 2025-02-24 上传 | 大小：32kb | 下载：0

[VHDL编程] VHDL

说明：本文介绍了VHDL硬件描述语言基础，包括： 1.简介 2.基本结构 3.基本数据类型 4.设计组合电路 5.设计时序电路 6.设计状态机 7.大规模电路的层次化设计 8.Function and Procedure-This paper introduces the VHDL hardware descr iption languages, including: 1. Introduction 2. Th
<果冻> 在 2025-02-24 上传 | 大小：32kb | 下载：0

[VHDL编程] vhdlexample

说明：vhdl简单的例子程序，供初学者参考，有模板可以参考-VHDL example of a simple procedure, the reference for beginners, it can refer to the template
<henry> 在 2025-02-24 上传 | 大小：32kb | 下载：0

[VHDL编程] fifo1

说明：异步FIFO的设计 包括testbench 已调试成功-Asynchronous FIFO design includes testbench debug success has been
<何勇> 在 2025-02-24 上传 | 大小：32kb | 下载：0

[VHDL编程] JTAG

说明：actel FPGA JTAG电路 周立功开发-actel JTAG
<pigeoon> 在 2025-02-24 上传 | 大小：32kb | 下载：0

[VHDL编程] CPU_VHDL

说明：一个TISC的模拟cpu代码，一共有200多行，不过麻雀虽小，却五脏俱全，而且作者对每行代码都做了详细的说明，下面仔细的分析一下。-Simulation of a cpu code TISC, a total of more than 200 lines, but the sparrow is small, it is a fully-equipped, and lines of code for each author has don
<xionghao> 在 2025-02-24 上传 | 大小：32kb | 下载：0